[发明专利]混合与多层电路

说明书

本发明涉及广泛的应用范围，特别适用于混合型电路和多层应用，并将特别描述它们在此方面的应用。更特别地，本发明针对在相当低的温度下用粘接玻璃将无氧或脱氧铜合金粘到陶瓷衬底上。在一个实施方案中，将铜合金箔蚀刻形成凸缘，然后将金属电阻条结合到凸缘上，以形成精确的电阻通路。在另一个实施方案中，其上结合有箔的多个衬底互相粘在一起形成多层电路。

随着集成电路（IC）器件（也称为芯片）的密度的不断增大，芯片经常建立在混合型电路上，尽管IC的设计和容量不断改进，混合型电路的技术面保持大体上的稳定。

混合型电路设计的侧子已在许多专利中有所描述，包括美国专利第3，200，298号，第3，723，176号，第4，299，873号和第4，313，026号。这种混合型衬底一般是薄而且相当小的陶瓷材料片，如同有机粘台剂相混合并制成未加工基片或衬底的Al₂O₃。其大小一般限制为约4平方吋的矩形。导电电路可首先用丝网印制电路法将金，玻璃和粘合剂组成的糊剂以所希望的图形制在未加工的陶瓷衬底表面上。把得到的组件在大约850摄氏度下进行烘烤，以首先从胶中除去粘合剂，然后对玻璃合金进行烧结。烘烧后的玻璃一金导体的导电率大约只有金块导电率的60%，电阻由类似的技术加上，即印制电阻糊剂网，并用镍铬台

金和碳作为电阻材料。因为电阻几何形状上的多样性，和因为它们成份中的局部变化，电阻必须单独测定，并用激光调整到可接受的电阻范围内，而这是很昂贵和费时的工艺。使用厚膜胶的电阻和导导技术都受到糊剂本身大量变化的损害。同厚膜技术相关的费用阻碍了它在存在有可行的选择方案时的使用。然而，增加IC器件密度的要求则迫使人们更多地使用这种技术，尽管有上面所列举的缺点。

一种可供选择的工艺涉及薄膜技术，其中电阻和导体是真空蒸发或溅射到99%的氧化铝衬底上的。这些技术甚至更贵，这因为电阻和电导的沉积速率很低，而且99%氧化铝衬底材料的价格很高。

为克服对高价的金导体的要求，已进行用铜箔替换金胶的偿试。这种替换的一个优点是能使用干膜光刻胶和通常的印刷电路蚀刻技术来制作更精确的电路。干膜光刻胶和通常的印刷电路蚀刻在与陶瓷衬底相结合的铜层上生产精确的，可重复的和相当细的线的电路的优良技术。例如，用上面提及的技术在0.076毫米间隔上制作0.076毫米的线宽是很容易的。比较起来，由丝网印制金糊剂的结果一般为0.25毫米线宽和稍宽于0.25毫米的间隔。而且，价格的对比也大大有利于在铜层上制成的电路。

到现在为止，在还原条件下用玻璃将铜箔焊到氧化铝上的努力总是导致箔上范围产生气泡。这部分是因为通常使用的CDA11000箔，它包含氧化亚铜作为分离相。当在还原气氛下烘烤时，在台金CDA11000中的氧化亚铜得到还原，并产生汽泡。也有人认为产生气泡部分是因为玻璃中夹带有在烘烤环中未得到充分的逃逸通道的空气。产生气泡对于多层和混合型电路是特别有害的，因为它使陶瓷衬底和铜箔之间的接合很弱，这会导致剥离。而且在蚀刻过程中，蚀刻溶液可以渗进玻璃和箔的交界处的气泡中，而在不希望的位

置上对箔进行了蚀刻。

在一种试图消除气泡的偿试中，已试图在氧化条件下进行焊接，如在Burgess等人的题目为“用气体-金属易溶法的金属与陶瓷的直接焊接”的文章中的那样，该文章发表在电化学协会通信：固态科学和技术（J·Electrochemical    Society：SOLID-STATE    SCIENCE    AND    TECHNOLOGY），1975年5月号上。这项技术试图利用制在箔上的高温氧化亚铜。虽然这个处理法产生了无气泡产生的良好接合，但它在箔的外表面上形成了高温氧化亚铜膜，这个膜极难去掉。

本发明也涉及多层电路，引线网体阵或侧焊组件是其典型例子。引线网体阵是小的多层96%氧化铝板，在各层之间带有导电线路。引线网阵把大规模集成电路所需要的尺寸降到最小，并且允许使用比传统方形组件用更多的引线。侧针焊组件在结构上类似于引线网阵，只是它与电路的电接触是用针接在组件侧面的引线。这两种组件的设计都是提供结实、可靠、密封，并且优于陶瓷浸渍的（CERDIP）的组件，因为它们不依赖于引线的玻璃封装。