[发明专利]半导体集成电路器件及其制造工艺

权利要求书

1、一个具有第一和第二导电类型的两种MISFET的半导体集成电路器件，上述第二导电类的一个MISFET为增强型，它包括：

（a）一个在半导体衬底上形成的具有第一导电类型的第一半导体区域;

（b）一个在上述第一半导体区域上形成的栅极，同时在两者之间夹有一栅绝缘膜;

（c）在上述栅极两侧形成并与其分离的第二导电类型的第二半导体区域，该第二半导体区域为源区和漏区;和

（d）一个在上述第一半导体区域中上述栅极之下形成、分别与上述第二半导体区连为一体的第二导电类型的第三半导体区域。

2、根据权利要求1的半导体集成电路器件，其中所述第二导电类型的MISFET为P沟道MOSFET。

3、根据权利要求1的半导体集成电路器件，进一步包括：

所述第一半导体区域上的所述栅极的两边墙上形成的边墙隔离层，

其中所述第二半导体区域的每一端都位于所述边墙隔离层之下。

4、根据权利要求3的半导体集成电路器件，其中所述第二导电类型的MISFET为P沟道MOSFET。

5、根据权利要求4的半导体集成电路器件，其中所述第一导电类型的MISFET是N沟道MOSFET，其中所述边墙隔离层是在所述N沟道MOSFET的栅极两侧形成，并且其中所述N沟道MOSFET具有一个LDD结构，构成该LDD结构的源区和/或漏区具有：利用所述栅极作为掩模而形成的低杂质浓度区以及利用所述边墙隔离层和所述栅极为掩模而形成的高杂质浓度区。

6、根据权利要求4的半导体集成电路器件，其中所述第一导电类型的MISFET是N沟道MOSFET，它在位于半导体衬底上的第二导电类型的半导体区域中形成。

7、根据权利要求4的半导体集成电路器件，其中所述第三半导体区域是在所述第一半导体区域的表面形成。

8、根据权利要求4的半导体集成电路器件，其中所述第三半导体区域包括在一个耗尽层之中，该耗尽层由所述栅极在所述第一半导体区域内形成。

9、根据权利要求4的半导体集成电路器件，其中所述第三半导体区域具有比第二半导体区域更低的杂质浓度，并被做的很浅。

10、一种制作具有第一和第二导电类型的两种MISFET的半导体集成电路器件的工艺，包括：

（a）在半导体衬底上第一导电类型的第一半导体区域上形成第二导电类型的第二半导体区域的步骤;

（b）形成上述第一和第二导电类型的两种MISFET的栅极的步骤，上述第二导电类型的MISFET位于第二半导体区域之上;和

（c）形成上述第一和第二导电类型的两种MISFET的源区和漏区的步骤，提供上述第二导电类型的MISFET的源区和漏区的第三半导体区域在上述第一半导体区域内栅极的两侧形成并与栅极分离，每一上述第三半导体区域都与上述第二半导体区域连成一体。

11、根据权利要求10的制造半导体集成电路器件的工艺，其中所述第二半导体区域是通过采用为调节第一导电类型的MISFET的阈值电压而引入杂质的工艺步骤而形成。

12、根据权利要求10的制造半导体集成电路器件的工艺，其中所述第一导电类型的MISFET是在半导体衬底上的第二导电类型的半导体区域内形成的。

13、根据权利要求10的制造半导体集成电路器件的工艺，进一步包括：

（d）在所述第一和第二导电类型的两种MISFET的栅极两侧形成边墙隔离层的步骤，

其中所述第三半导体区域是利用栅极和边墙隔离层作为掩模并引入杂质而形成的。

14、根据权利要求13的制造半导体集成电路器件的工艺，其中所述第二半导体区域是通过采用为调节第一导电类型的MISFET的阈值电压而引入杂质的步骤而形成。

15、根据权利要求13的制造半导体集成电路器件的工艺，其中所述第一导电类型的MISFET是在半导体衬底的第二导电类型的半导体区域内形成的。