[其他]正码速调整减小抖动的方法及装置无效
| 申请号: | 85100120 | 申请日: | 1985-04-01 |
| 公开(公告)号: | CN85100120B | 公开(公告)日: | 1988-02-10 |
| 发明(设计)人: | 曾烈光;冯重熙 | 申请(专利权)人: | 清华大学 |
| 主分类号: | H04J3/07 | 分类号: | H04J3/07 |
| 代理公司: | 清华大学专利事务所 | 代理人: | 胡兰芝 |
| 地址: | 北京市海*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 正码速 调整 减小 抖动 方法 装置 | ||
1、一种正码速调整方法,其特征在于:在码速调整时,将塞入比ρ分离为ρ1和ρ2两部分,且ρ=ρ1+ρ2,首先在正码速调整帧结构A的塞入位置上匀速扣除ρ1·fsamx速率的脉冲,即进行塞入比为ρ1的速率调整,经匀滑后再据其与支路定时B速率之差进行塞入比为ρ2的调整,实现同步;码速恢复可采用常规的正码速恢复。
2、按照权利要求1所说的正码速调整方法,其特征在于在进行塞入比为ρ2的调整时若与塞入比为ρ1的调整位置重合,塞入比为ρ2的调整等到下一帧进行。
3、一种正码速调整装置,其特征在于码速调整端塞入比为ρ1的调整器1与塞入比为ρ2的调整器2之间接有匀滑电路3,两个调整器的输出端均分别接至塞入指示形成电路4和缓冲存储器5,正码速调整帧结构A作为塞入比为ρ1的调整器1的输入,支路定时B分别接至塞入比为ρ2的调整器2和缓冲存储器5,信码C接至缓冲存储器5,塞入指示形成电路4与缓冲存储器5的输出经相加器6相加形成发码,再与其它三路发码D、E、F及同步码I经相加器7相加后,输出发码G。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/85100120/1.html,转载请声明来源钻瓜专利网。
- 上一篇:蜜蜂花粉酒生产工艺
- 下一篇:能引起生物效应的搪瓷板的制造方法





