[发明专利]片上高速总线架构、数据传输方法及嵌入式微处理器

说明书

本发明公开了片上高速总线架构、数据传输方法及嵌入式微处理器，片上高速总线架构包括：主控模块、高级高性能总线矩阵模块、先进先出数据缓冲器矩阵模块、外设模块与桥接控制器。本发明中的主控模块与高级高性能总线矩阵模块之间采用高级性能总线连接，高级高性能总线矩阵模块与先进先出数据缓冲器矩阵模块之间采用高级性能总线连接，主控模块通过高级性能总线写入或读取先进先出数据缓冲器，外设模块则通过先进先出接口写入或读取先进先出数据缓冲器，避免了桥接控制器的桥接转换，保证了数据的传输效率不受桥接转换的影响，并简化了接口电路。

技术领域

本发明涉及电子信息技术领域，尤其涉及的是一种片上高速总线架构、数据传输方法及嵌入式微处理器。

背景技术

根据片上高速总线规范（Advanced Microcontroller Bus Architecture，AMBA），内核处理器或DMA（Direct Memory Access，DMA）控制器要访问外设模块的先进先出（FirstInput First Output，FIFO）数据缓冲器，需要通过高级外设总线（Advanced PeripheralBus，APB）桥控制器，将高级可扩展接口（Advanced extensible Interface,AXI）或高级高性能总线（Advanced High-performance Bus，AHB）桥接到APB外设总线进行数据访问。

随着嵌入式微控制器的集成度的提高，挂载的外设模块也越来越多，数据传输性能直接决定了嵌入式微控制的处理性能。由于APB外设总线的数据传输效率明显低于AXI或AHB高速总线，内核处理器或DMA控制器访问外设模块的FIFO数据缓冲器通过APB桥接控制器必然导致总线的数据传输性能大大降低。如果每个外设模块都采用AXI或AHB高速总线，由于AXI或AHB高速总线的接口比APB外设总线接口复杂很多，其接口电路也相应的复杂许多。

因此，现有技术还有待于改进和发展。

发明内容

鉴于上述现有技术的不足，本发明的目的在于提供一种片上高速总线架构、数据传输方法及嵌入式微处理器，以解决现有技术中内核处理器或DMA控制器访问外设模块的FIFO数据缓冲器通过APB桥接控制器导致总线的数据传输性能降低、接口电路复杂的问题。

本发明的技术方案如下：

一种片上高速总线架构，其包括：主控模块、高级高性能总线矩阵模块、先进先出数据缓冲器矩阵模块、外设模块与桥接控制器；其中，

所述主控模块与所述高级高性能总线矩阵模块之间采用高级性能总线连接，所述主控模块通过所述高级性能总线写入或读取先进先出数据缓冲器；

所述高级高性能总线矩阵模块与所述桥接控制器之间采用所述高级性能总线连接；

所述桥接控制器与所述外设模块之间采用高级外设总线连接；

所述高级高性能总线矩阵模块与所述先进先出数据缓冲器矩阵模块之间采用所述高级性能总线连接；

所述外设模块通过先进先出接口与所述先进先出数据缓冲器矩阵模块连接，所述外设模块通过所述先进先出接口写入或读取先进先出数据缓冲器。

本发明的进一步设置，所述先进先出数据缓冲器矩阵模块包括若干先进先出数据缓冲器，所述先进先出数据缓冲器阵列设置；

每一所述先进先出数据缓冲器对应一组所述先进先出接口；

每一所述先进先出数据缓冲器被配置为选择使用或旁路对应连接的所述先进先出接口。

本发明的进一步设置，所述先进先出数据缓冲器默认被配置为使用状态；当先进先出数据缓冲器对应的先进先出接口被旁路后，被旁路的先进先出数据缓冲器被配置为与另一先进先出缓冲器串联使用。

本发明的进一步设置，所述主控模块包括单个主控设备，单个所述主控设备通过所述高级性能总线写入或读取先进先出数据缓冲器。