[发明专利]片上高速总线架构、数据传输方法及嵌入式微处理器

权利要求书

1.一种片上高速总线架构，其特征在于，包括：主控模块、高级高性能总线矩阵模块、先进先出数据缓冲器矩阵模块、外设模块与桥接控制器；其中，

所述主控模块与所述高级高性能总线矩阵模块之间采用高级性能总线连接，所述主控模块通过所述高级性能总线写入或读取先进先出数据缓冲器；

所述高级高性能总线矩阵模块与所述桥接控制器之间采用所述高级性能总线连接；

所述桥接控制器与所述外设模块之间采用高级外设总线连接；

所述高级高性能总线矩阵模块与所述先进先出数据缓冲器矩阵模块之间采用所述高级性能总线连接；

所述外设模块通过先进先出接口与所述先进先出数据缓冲器矩阵模块连接，所述外设模块通过所述先进先出接口写入或读取先进先出数据缓冲器。

2.根据权利要求1所述的片上高速总线架构，其特征在于，所述先进先出数据缓冲器矩阵模块包括若干先进先出数据缓冲器，所述先进先出数据缓冲器阵列设置；

每一所述先进先出数据缓冲器对应一组所述先进先出接口；

每一所述先进先出数据缓冲器被配置为选择使用或旁路对应连接的所述先进先出接口。

3.根据权利要求2所述的片上高速总线架构，其特征在于，所述先进先出数据缓冲器默认被配置为使用状态；当先进先出数据缓冲器对应的先进先出接口被旁路后，被旁路的先进先出数据缓冲器被配置为与另一先进先出缓冲器串联使用。

4.根据权利要求1所述的片上高速总线架构，其特征在于，所述主控模块包括单个主控设备，单个所述主控设备通过所述高级性能总线写入或读取先进先出数据缓冲器。

5.根据权利要求1所述的片上高速总线架构，其特征在于，所述主控模块包括多个主控设备，多个所述主控设备通过所述高级性能总线写入或读取先进先出数据缓冲器。

6.根据权利要求1所述的片上高速总线架构，其特征在于，所述外设模块设置有高级外设总线接口，所述桥接控制器采用高级外设总线与所述外设模块的高级外设总线接口连接。

7.根据权利要求1所述的片上高速总线架构，其特征在于，所述外设模块设置有PCLK总线时钟。

8.根据权利要求1所述的片上高速总线架构，其特征在于，还包括：闪存模块与随机存储模块，所述闪存模块与所述随机存储模块通过所述高级性能总线与所述主控模块连接。

9.一种嵌入式微处理器，其特征在于，包括如权利要求1-8任一项所述的片上高速总线架构。

10.一种用于权利要求1-8任一项所述的片上高速总线架构的数据传输方法，其特征在于，包括：

将外设模块内的先进先出数据缓冲器转移至先进先出数据缓冲器矩阵模块；

控制主控模块通过高性能总线写入或读取先进先出数据缓冲器；

控制外设模块通过先进先出接口写入或读取先进先出数据缓冲器；

控制外设模块通过高级外设总线配置内部的控制寄存器及工作电路。