[发明专利]屏蔽栅MOSFET结构、屏蔽栅功率器件及制备方法

说明书

本发明提供一种屏蔽栅MOSFET结构、屏蔽栅功率器件及制备方法，屏蔽栅MOSFET结构包括形成于衬底中的源极掺杂区和元胞沟槽，所述源极掺杂区位于所述元胞沟槽的外侧，所述元胞沟槽中形成有间隔且绝缘设置的多晶硅栅极和多晶硅源极，所述多晶硅栅极环设在所述多晶硅源极外侧，且所述多晶硅栅极与源极掺杂区间隔且绝缘设置，以增强屏蔽栅功率器件的耗尽能力，从而降低导通电阻。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种屏蔽栅MOSFET结构、屏蔽栅功率器件及制备方法。

背景技术

目前，随着半导体集成电路的不断发展，屏蔽栅（Shield Gate Trench，SGT）金属氧化物半导体场效应管（Metal Oxide Semiconductor Field Efficient Transistor，MOSFET）可以将传统的沟槽型MOSFET的导通电阻降为原来的二分之一甚至是五分之一。传统的沟槽型MOSFET主要是为了增加器件的沟槽密度以提高器件的电流处理能力，SGTMOSFET能够降低沟槽密度还能够降低漂移区电阻。

如图1所示，传统的屏蔽栅MOSFET结构为长条状结构，其具有长条状的体区4和源极掺杂区5等，该结构使得屏蔽栅MOSFET的导通电阻较高。

发明内容

本发明的目的在于，提供一种屏蔽栅MOSFET结构，可以增加器件的耗尽能力。

本发明的另一目的在于，提供一种屏蔽栅功率器件及制备方法，可以降低屏蔽栅MOSFET的导通电阻。

为了解决上述问题，本发明提供一种屏蔽栅MOSFET结构，包括形成于衬底中的源极掺杂区和元胞沟槽，所述源极掺杂区位于所述元胞沟槽的外侧，所述元胞沟槽中形成有间隔且绝缘设置的多晶硅栅极和多晶硅源极，所述多晶硅栅极环设在所述多晶硅源极外侧，且所述多晶硅栅极与源极掺杂区间隔且绝缘设置。

可选的，所述元胞沟槽的形状为中心辐射图形，所述中心辐射图形包括相互连通的中心部分和辐射部分，所述辐射部分位于所述中心部分外侧，所述中心部分为圆形，所述辐射部分由多个绕设在所述中心部分周围的直线段组成，且所述中心部分的直径大于所述辐射部分中各直线段的宽度。

进一步的，所述多晶硅源极位于所述中心部分，所述多晶硅栅极的一部分位于所述辐射部分，另一部分位于所述中心部分，且环设在所述多晶硅源极外侧。

可选的，还包括源极金属，所述源极金属位于所述源极掺杂区及所述源极多晶硅上方，且分别与所述源极多晶硅及源极掺杂区连通，并与所述多晶硅栅极间隔且绝缘设置。

进一步的，还包括间隔介质层、第一介质层和栅氧化层，所述间隔介质层覆盖所述多晶硅栅极的表面，且所述间隔介质层在所述源极掺杂区上方具有第一开口，所述第一开口暴露出所述源极掺杂区，在所述源极多晶硅上方具有第二开口，所述第二开口暴露出所述源极多晶硅，使得所述源极金属在所述第一开口处与所述源极掺杂区连通，在所述第二开口处与所述源极多晶硅连通；所述第一介质层和栅氧化层均形成于所述元胞沟槽的内壁上，且所述第一介质层层围设在所述多晶硅源极外侧，所述栅氧化层围设在所述多晶硅栅极外侧。

进一步的，所述第一开口和第二开口的形状分别为圆形或矩形。

另一方面，本发明还提供一种屏蔽栅MOSFET结构的制备方法，包括以下步骤：

提供一衬底，在所述衬底中形成元胞沟槽；

在所述元胞沟槽中形成间隔且绝缘设置的多晶硅栅极和多晶硅源极，所述多晶硅栅极环设在所述多晶硅源极外侧；

在所述元胞沟槽外侧的所述衬底中形成源极掺杂区，所述多晶硅栅极与源极掺杂区间隔且绝缘设置。

可选的，所述元胞沟槽的形状为中心辐射图形，所述中心辐射图形包括相互连通的中心部分和辐射部分，所述辐射部分位于所述中心部分外侧，所述中心部分为圆形，所述辐射部分由多个直线段组成，且所述中心部分的直径大于所述辐射部分中各直线段的宽度。