[发明专利]半导体器件结构及其制备方法

说明书

本发明涉及一种半导体器件结构及其制备方法，方法包括：提供衬底；于衬底上形成叠层结构，叠层结构包括由下至上依次交替排布的支撑层及牺牲层，叠层结构的顶层为支撑层；于叠层结构内形成电容孔，电容孔沿厚度方向贯穿叠层结构；于电容孔的侧壁及底部形成第一电极层，第一电极层包括位于电容孔侧壁的体电极层及位于电容孔底部的接触电极层；去除牺牲层；对体电极层进行减薄处理，以使得体电极层的厚度小于接触电极层的厚度。上述半导体器件结构及其制备方法能够优化半导体器件结构的性能。

技术领域

本公开涉及集成电路技术领域，特别是涉及一种半导体器件结构及其制备方法。

背景技术

随着半导体技术的发展，半导体器件的尺寸越来越小，对半导体制造技术的要求也在不断提高。动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元可以包括电容器和晶体管。

最常见的电容器为如下两种：一种为实心柱状电容器，另一种为U型电容器。但实心柱状电容器存在单个电容器的电容值(CS)较小，难以达到要求的问题；U型电容器虽然通过增大电极的表面积，增大了电容器的电容值，但由于其接触电极层较薄，仍存在接触电阻较大的问题。

因此，如何优化电容器的性能成为亟需解决的问题。

发明内容

基于此，有必要针对现有技术中的半导体问题提供一种半导体器件结构及其制备方法，至少能够优化半导体器件结构的性能。

为了实现上述目的，根据一些实施例，本发明的一方面提供了一种半导体器件结构的制备方法，包括：提供衬底；于衬底上形成叠层结构，叠层结构包括由下至上依次交替排布的支撑层及牺牲层，叠层结构的顶层为支撑层；于叠层结构内形成电容孔，电容孔沿厚度方向贯穿叠层结构；于电容孔的侧壁及底部形成第一电极层，第一电极层包括位于电容孔侧壁的体电极层及位于电容孔底部的接触电极层；去除牺牲层；对体电极层进行减薄处理，以使得体电极层的厚度小于接触电极层的厚度。

在上述实施例的半导体器件结构的制备方法中，与牺牲层依次交替排布的支撑层可以在牺牲层去除之后，用于支撑第一电极层避免结构坍塌。第一电极层形成于电容孔的侧壁上，以增大第一电极层的表面积，从而增大器件的电容值。第一电极层包括位于电容孔侧壁的体电极层及位于电容孔底部的接触电极层，通过对体电极层进行减薄处理，使得体电极层的厚度小于接触电极层的厚度，以保证接触电极层具有足够的厚度用于减小接触电极层的接触电阻，增大漏极电流，降低器件写入操作写完数据的恢复时间到预充电命令的延时，实现半导体器件结构的性能优化。

在一些实施例中，支撑层包括：底部支撑层、中间支撑层及顶部支撑层，底部支撑层、中间支撑层及顶部支撑层由下至上间隔排布；牺牲层包括：第一牺牲层及第二牺牲层，第一牺牲层位于底部支撑层与中间支撑层之间，第二牺牲层位于中间支撑层与顶部支撑层之间。

在一些实施例中，对体电极层进行减薄处理，包括：于顶部支撑层及中间支撑层内形成释放孔；基于电容孔及释放孔采用湿法刻蚀工艺对体电极层进行减薄处理。

在一些实施例中，电容孔的数量为多个；衬底上形成有多个电容接触结构；电容孔位于电容接触结构上方，且暴露出电容接触结构，并与电容接触结构一一对应设置。

在一些实施例中，对体电极层进行减薄处理，以使得体电极层的厚度小于接触电极层的厚度之后，还包括：于接触电极层的上表面、体电极层的内表面及外表面形成电容介质层；于电容介质层的表面形成第二电极层。

根据一些实施例，本发明的另一方面还提供了一种半导体器件结构，半导体器件结构包括衬底，多层由下至上间隔排布的支撑层，电容孔以及第一电极层，电容孔贯穿多层支撑层；第一电极层位于电容孔内；第一电极层包括位于电容孔侧壁的体电极层及位于电容孔底部的接触电极层；体电极层的厚度小于接触电极层的厚度。