[发明专利]半导体器件结构及其制备方法在审
| 申请号: | 202310855171.1 | 申请日: | 2023-07-12 |
| 公开(公告)号: | CN116669421A | 公开(公告)日: | 2023-08-29 |
| 发明(设计)人: | 刘洋浩;徐朋辉;刘涛;曲晓帅 | 申请(专利权)人: | 长鑫科技集团股份有限公司 |
| 主分类号: | H10B12/00 | 分类号: | H10B12/00;H01L23/64;H10N97/00 |
| 代理公司: | 华进联合专利商标代理有限公司 44224 | 代理人: | 史治法 |
| 地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体器件 结构 及其 制备 方法 | ||
1.一种半导体器件结构的制备方法,其特征在于,包括:
提供衬底;
于所述衬底上形成叠层结构,所述叠层结构包括由下至上依次交替排布的支撑层及牺牲层,所述叠层结构的顶层为支撑层;
于所述叠层结构内形成电容孔,所述电容孔沿厚度方向贯穿所述叠层结构;
于所述电容孔的侧壁及底部形成第一电极层,所述第一电极层包括位于所述电容孔侧壁的体电极层及位于所述电容孔底部的接触电极层;
去除所述牺牲层;
对所述体电极层进行减薄处理,以使得所述体电极层的厚度小于所述接触电极层的厚度。
2.根据权利要求1所述的半导体器件结构的制备方法,其特征在于,所述支撑层包括:底部支撑层、中间支撑层及顶部支撑层,所述底部支撑层、所述中间支撑层及所述顶部支撑层由下至上间隔排布;所述牺牲层包括:第一牺牲层及第二牺牲层,所述第一牺牲层位于所述底部支撑层与所述中间支撑层之间,所述第二牺牲层位于所述中间支撑层与所述顶部支撑层之间。
3.根据权利要求2所述的半导体器件结构的制备方法,其特征在于,所述对所述体电极层进行减薄处理,包括:
于所述顶部支撑层及所述中间支撑层内形成释放孔;
基于所述电容孔及所述释放孔采用湿法刻蚀工艺对所述体电极层进行减薄处理。
4.根据权利要求1所述的半导体器件结构的制备方法,其特征在于,所述电容孔的数量为多个;所述衬底上形成有多个电容接触结构;所述电容孔位于所述电容接触结构上方,且暴露出所述电容接触结构,并与所述电容接触结构一一对应设置。
5.根据权利要求1至4中任一项所述的半导体器件结构的制备方法,其特征在于,对所述体电极层进行减薄处理,以使得所述体电极层的厚度小于所述接触电极层的厚度之后,还包括:
于所述接触电极层的上表面、所述体电极层的内表面及外表面形成电容介质层;
于所述电容介质层的表面形成第二电极层。
6.一种半导体器件结构,其特征在于,包括:
衬底;
多层由下至上间隔排布的支撑层;
电容孔,贯穿多层所述支撑层;
第一电极层,位于所述电容孔内;所述第一电极层包括位于所述电容孔侧壁的体电极层及位于所述电容孔底部的接触电极层;所述体电极层的厚度小于所述接触电极层的厚度。
7.根据权利要求6所述的半导体器件结构,其特征在于,所述接触电极层的厚度为10nm-20nm;所述体电极层的厚度为5nm-8nm。
8.根据权利要求6所述的半导体器件结构,其特征在于,多层所述支撑层包括:底部支撑层、中间支撑层及顶部支撑层;所述底部支撑层、所述中间支撑层及所述顶部支撑层由下至上间隔排布。
9.根据权利要求6所述的半导体器件结构,其特征在于,所述电容孔的数量为多个;所述衬底上形成有多个电容接触结构;所述电容孔位于所述电容接触结构上方,且暴露出所述电容接触结构,并与所述电容接触结构一一对应设置。
10.根据权利要求6至9中任一项所述的半导体器件结构,其特征在于,还包括:
电容介质层,覆盖所述接触电极层的上表面、所述体电极层的内表面及外表面;
第二电极层,覆盖所述电容介质层的表面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫科技集团股份有限公司,未经长鑫科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310855171.1/1.html,转载请声明来源钻瓜专利网。





