[发明专利]一种NOR型存储组及其制备方法、存储芯片

说明书

本发明公开了一种NOR型存储组及其制备方法、存储芯片。NOR型存储组包括：衬底及位于衬底上的多个存储单元组；每个存储单元组包括两个存储单元，存储单元包括漏极、源极、导电沟道、侧栅极和存储结构；漏极与导电沟道远离衬底的一端连接，源极与导电沟道靠近衬底的一端连接；同一个存储单元组内的两个存储单元的侧栅极分别位于导电沟道的两侧；存储组中所有存储单元的导电沟道由一片半导体鳍提供；半导体鳍包括多个相连接的柱体，每一存储单元组对应至少一个柱体；在一个存储单元组中，至少一个柱体位于两个侧栅极之间；存储结构位于侧栅极与导电沟道之间，存储结构围绕半导体鳍设置。本发明提升了NOR型存储组的编程效率和擦除效率。

技术领域

本发明涉及闪存技术领域，尤其涉及一种NOR型存储组及其制备方法、存储芯片。

背景技术

闪存是一种非易失性存储器，即断电数据也不会丢失，从而得到了广泛应用。

闪存包括NOR型闪存和NAND型闪存，NOR型闪存可以对其每一个存储单元进行独立的读写操作，提供了完全的随机存取功能，因此能用于可执行程序的非易失性存储。

然而，目前NAND型闪存能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快，而NOR型闪存的结构导致NOR型闪存的编程和擦除效率较低。

发明内容

本发明提供了一种NOR型存储组及其制备方法、存储芯片，以解决NOR型闪存的编程和擦除效率较低的问题。

根据本发明的一方面，提供了一种NOR型存储组，NOR型存储组包括：衬底及位于所述衬底上的多个存储单元组；

每个所述存储单元组包括两个存储单元，每个所述存储单元包括漏极、源极、导电沟道、侧栅极和存储结构；所述漏极与所述导电沟道远离所述衬底的一端连接，所述源极与所述导电沟道靠近所述衬底的一端连接；同一个存储单元组内的两个存储单元的侧栅极分别位于所述导电沟道的两侧；

所述存储组中所有存储单元的导电沟道由一片半导体鳍提供；

所述半导体鳍包括多个相连接的柱体，每一所述存储单元组对应至少一个所述柱体；在一个存储单元组中，至少一个所述柱体位于两个侧栅极之间；

所述存储结构位于所述侧栅极与所述导电沟道之间，所述存储结构围绕所述半导体鳍设置。

可选的，所述半导体鳍还包括多个连接体；

相邻所述柱体通过所述连接体连接；

在所述侧栅极与所述导电沟道的排列方向上，所述连接体的宽度小于所述柱体的宽度。

可选的，所述柱体为圆柱体、椭圆柱体、长方体或斜柱体。

可选的，多个存储单元组位于所述衬底的第一表面；

所述源极、所述导电沟道和所述漏极连接形成的直线，与所述第一表面之间的角度大于10度且小于或等于90度。

可选的，在所述侧栅极与所述导电沟道的排列方向上，所述源极的宽度大于或等于所述导电沟道的宽度。

可选的，每一所述存储单元组对应至少两个所述柱体；

在同一所述存储单元组中，至少两个所述柱体在所述衬底的投影相切。

可选的，所述存储结构包括：隧穿介质层、电荷存储层和阻断介质层；

所述隧穿介质层紧邻所述导电沟道且与所述导电沟道接触；

所述电荷存储层紧邻所述隧穿介质层且通过所述隧穿介质层与所述导电沟道的部分区段对应设置；

所述阻断介质层位于所述侧栅极与所述电荷存储层之间且与所述导电沟道的全部区段对应设置。