[发明专利]基于PAD功能矩阵的集成控制芯片外设自测试方法及装置

说明书

本发明公开一种基于PAD功能矩阵的集成控制芯片外设自测试方法及装置，所述方法包括：将至少两个待测外设的输入和输出分别与PAD功能矩阵互连，以形成PAD回环；配置所述PAD回环内的PAD数据方向；执行功能测试程序，并读取测试结果。本发明通过PAD功能矩阵完成待测外设的数据分发，将不同待测外设通过PAD互联，通过内部主机控制功能测试程序，完成整个芯片的自测试。本发明通过PAD功能矩阵实现外设自测试，减少了PAD测试的pattern，降低了测试成本和测试复杂度。本发明基于功能进行测试，可以从芯片功能的角度去测试整个芯片，直观看到芯片整体功能是否能正常运行，且可以作为对DFT测试的补充，覆盖DFT测试无法覆盖的部分。

技术领域

本发明属于半导体设计和测试领域，具体为一种基于PAD功能矩阵的集成控制芯片外设自测试方法及装置。

背景技术

大型集成控制芯片往往外设多，管脚丰富，大量的管脚和与其相关的功能测试是一个非常繁琐和耗时的工作。随着现代科学技术的发展，芯片管脚数量越来越多，更有甚者管脚数量达到了大几百个，给外设测试和管脚测试带来了非常大的挑战。

车规级芯片相较于普通芯片，其测试更为严格。现有车规级芯片测试方法主要使用DFT（Design for Test，可测性设计）测试技术，虽然采用DFT测试可以覆盖绝大部分测试逻辑，但是由于方法和工具本身原因，其覆盖率无法达到100%，一些无法通过DFT覆盖的逻辑（如复杂逻辑和功能选择逻辑等）需要使用其他方式去覆盖，以达到车规级芯片测试需求。并且，DFT测试不是基于功能去测试，无法直观看到芯片整体功能是否能正常运行。

针对上述现状，目前大部分厂商采用运行程序或其他方式，通过电路功能测试去覆盖DFT测试中无法测试的点，主要包括机台测试和PCB板测试两种方式。

机台测试主要分成两部分，一部分是机台的数据交互，用于激励的输入和控制；一部分是数据观测部分，主要是PAD（芯片管脚）输出不同的电平变化用来测试是否正常，在CP（Circuit Probing，晶圆测试）阶段和FT（Final Test，封装测试）阶段这种方法均有效，但是测试PAD越多，测试效率越低。举例来说，现在CP测试阶段是探针测试，若一个机台有64个探针，一个芯片测试需要4个探针，则一个机台一次只能测试16个芯片。若在外设测试中需要模拟外设通信可观测外设状态来实现测试功能是否正常，则外设测试还需要增加测试口，比如增加外设后，测试IO数量编程8，那么一个机台一次就只能测试8个芯片，导致测试效率严重降低。

进一步来说，在CP和FT测试阶段，需要开发人员开发测试激励，当测试PAD过多的时候，测试激励会变得复杂，开发测试向量的难度会增加，同时导致人为失误的风险增加，测试人力成本也会增加。

另外，大型集成控制芯片PAD数量多，全部用机台给激励测试覆盖的话，需要大量的测试pattern（时序）。

PCB板测试主要是在PCB上使用第三方标准芯片与待测试芯片通信，与机台测试一样，使用通信观测的方式来判断芯片是否工作正常。

对于大型集成控制芯片，PAD资源非常丰富，对其测试需要大量的外围电路，比如一个芯片有5组I2C，这样每组I2C都需要额外的走线和上拉电阻，增加了PCB设计和测试复杂度。

发明内容

为克服上述现有技术的不足，本发明提供一种基于PAD功能矩阵的集成控制芯片外设自测试方法及装置，用以解决上述至少一个技术问题。

根据本发明说明书的一方面，提供一种基于PAD功能矩阵的集成控制芯片外设自测试方法，所述方法包括：

将至少两个待测外设的输入和输出分别与PAD功能矩阵互连，以形成PAD回环；

配置所述PAD回环内的PAD数据方向；

执行功能测试程序，并读取测试结果。