[发明专利]半导体存储装置及使半导体存储装置中的第1配线及第2配线的电压升压的方法

权利要求书

1.一种半导体存储装置，具备：

第1字线，电连接于第1记忆胞；

第2字线，电连接于第2记忆胞；以及

电压产生电路，构成为向电连接于所述第1字线的第1配线供给第1电压，且向电连接于所述第2字线的第2配线供给第2电压，

其中所述电压产生电路包含：

第1调节器，构成为向所述第1配线输出所述第1电压，并且与所述第1电压对应而输出第1信号，

第2调节器，构成为向所述第2配线输出所述第2电压，并且与所述第2电压对应而输出第2信号，以及

开关电路，包含：第1晶体管，电连接于所述第1配线与所述第2配线之间；以及第2晶体管与第3晶体管，并联电连接于所述第1晶体管的栅极与接地电压端之间；

且分别根据所述第1信号及所述第2信号接通/断开。

2.根据权利要求1所述的半导体存储装置，其中

所述第1调节器包含：第1放大电路，构成为基于所述第1电压与第1参考电压之间的电压差，输出所述第1信号，且

所述第2调节器包含：第2放大电路，构成为基于所述第2电压与第2参考电压之间的电压差，输出所述第2信号。

3.根据权利要求2所述的半导体存储装置，其中所述第1信号随着所述第1电压的变化而连续地发生变化，且所述第2信号随着所述第2电压的变化而连续地发生变化。

4.一种使半导体存储装置中的第1配线及第2配线的电压升压的方法，所述半导体存储装置包含：第1字线，电连接于第1记忆胞及所述第1配线；以及第2字线，电连接于第2记忆胞及所述第2配线；所述方法具备：当所述第1配线与所述第2配线处于导电状态时，增大对所述第1配线及所述第2配线施加的第1电压；

在增大所述第1电压时，产生随着所述第1电压的变化而连续地发生变化的第1信号及随着所述第2电压的变化而连续地发生变化的第2信号；以及

基于所述第1信号，电断开所述第1配线与所述第2配线以使得所述第1配线与所述第2配线处于不导电状态。

5.根据权利要求4所述的方法，还具备：

基于所述第1信号切断对所述第1配线供给的电源，以及

基于所述第2信号切断对所述第2配线供给的电源。

6.根据权利要求5所述的方法，还具备：

基于输入到行解码器的地址接通第1晶体管，以将所述第1电压从所述第1配线传输到所述第1字线；以及

基于输入到所述行解码器的所述地址接通第2晶体管，以将所述第2电压从所述第2配线传输到所述第2字线。