[发明专利]一种SRAM接触插塞测试结构

权利要求书

1.一种SRAM接触插塞测试结构，其特征在于，包括：至少一测试模块，所述测试模块包括至少一第一测试单元，所述第一测试单元包括：

沿第一方向间隔排布、沿第二方向延伸的第一主有源区、第二有源区、第三主有源区以及第四主有源区；

沿所述第二方向间隔排布、沿所述第一方向延伸的第一主多晶硅栅极以及第二主多晶硅栅极，所述第一主多晶硅栅极分别与所述第一主有源区、所述第二有源区以及所述第三主有源区部分重叠，所述第二主多晶硅栅极分别与所述第二有源区以及所述第四主有源区部分重叠；

第一共享接触插塞，位于所述第三主有源区中、并部分位于所述第一主多晶硅栅极与所述第三主有源区的重叠区域；

第二共享接触插塞，位于所述第一主有源区中、并部分位于所述第一主多晶硅栅极与所述第一主有源区的重叠区域；

第三共享接触插塞，位于所述第二有源区中、并部分位于所述第二主多晶硅栅极与所述第二有源区的重叠区域；

第四共享接触插塞，位于所述第四主有源区中、并部分位于所述第二主多晶硅栅极与所述第四主有源区的重叠区域；

第一正常接触插塞，位于所述第三主有源区中远离所述第一共享接触插塞的一端；

第二正常接触插塞，位于所述第二有源区中、并位于所述第三共享接触插塞与所述第一主多晶硅栅极之间；

第一金属线，连接在所述第二共享接触插塞与所述第二正常接触插塞之间。

2.根据权利要求1所述的SRAM接触插塞测试结构，其特征在于，在所述第一方向上，所述第一主有源区与所述第四主有源区的宽度基本相同，所述第二有源区与所述第三主有源区的宽度基本相同，且所述第一主有源区的宽度大于所述第二有源区的宽度；所述第一主多晶硅栅极与所述第二主多晶硅栅极的形状基本相同。

3.根据权利要求1所述的SRAM接触插塞测试结构，其特征在于，所述第一测试单元还包括：

多个第一辅有源区，沿所述第二方向间隔设置于所述第一主有源区的两侧，且在所述第二方向上所有所述第一辅有源区的轴线与所述第一主有源区的轴线重合；

第三辅有源区，沿所述第二方向与所述第三主有源区间隔设置，且在所述第二方向上所述第三辅有源区的轴线与所述第三主有源区的轴线重合；

多个第四辅有源区，沿所述第二方向间隔设置于所述第四主有源区的一侧，且在所述第二方向上所有所述第四辅有源区的轴线与所述第四主有源区的轴线重合。

4.根据权利要求3所述的SRAM接触插塞测试结构，其特征在于，所述第一测试单元还包括：

第一辅多晶硅栅极，沿所述第一方向与所述第一主多晶硅栅极间隔设置，所述第一辅多晶硅栅极与一所述第四辅有源区部分重叠；

第二辅多晶硅栅极，沿所述第一方向与所述第二主多晶硅栅极间隔设置，所述第二辅多晶硅栅极与一所述第一辅有源区部分重叠；

第三主多晶硅栅极以及第三辅多晶硅栅极，沿所述第一方向延伸且间隔排布，并位于所述第一正常接触插塞与所述第一共享接触插塞之间，第三主多晶硅栅极分别与所述第二有源区、所述第三主有源区以及一所述第四辅有源区部分重叠，所述第三辅多晶硅栅极与一所述第一辅有源区部分重叠；

第四主多晶硅栅极以及第四辅多晶硅栅极，沿所述第一方向延伸且间隔排布，并位于所述第二正常接触插塞与所述第三共享接触插塞之间，所述第四主多晶硅栅极分别与所述第一主有源区、所述第二有源区以及所述第三主有源区部分重叠，所述第四辅多晶硅栅极与一所述第四辅有源区部分重叠。

5.根据权利要求4所述的SRAM接触插塞测试结构，其特征在于，

在所述第一方向上，所述第一辅多晶硅栅极的轴线与所述第一主多晶硅栅极的轴线重合，所述第二辅多晶硅栅极的轴线与所述第二主多晶硅栅极的轴线重合；

所述第三主多晶硅栅极与所述第二主多晶硅栅极形状基本相同且两端对齐，所述第三辅多晶硅栅极与所述第二辅多晶硅栅极形状基本相同且两端对齐；所述第四主多晶硅栅极与所述第一主多晶硅栅极形状基本相同且两端对齐，所述第四辅多晶硅栅极与所述第一辅多晶硅栅极形状基本相同且两端对齐。