[发明专利]一种半导体器件的制造方法及半导体器件

说明书

本发明公开了一种半导体器件的制造方法及半导体器件，制造方法包括：提供半导体基材，半导体基材具有相对的功能器件面和背面；从半导体基材的功能器件面向半导体基材开设第一深沟槽，并在第一深沟槽中形成第一隔离层以作为隔离区；其中，隔离区用于隔离所述半导体基材中的器件区；从半导体基材的背面向半导体基材开设第二深沟槽，并在第二深沟槽中填充第二隔离层以形成深沟槽隔离结构；其中，第二深沟槽处于第一深沟槽在半导体基材的背面上的投影区域中；即本申请能有效加深深沟槽隔离的深度，且降低暗计数，提高半导体器件的性能。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体器件的制造方法及半导体器件。

背景技术

在集成电路的应用过程中，各类器件的性能会受到各层材料之间的厚度影响，尤其是单光子探测器，因为各层材料的厚度，而使得一些杂散光(非信号光)和电噪声也可能会被检测作为有效光信号，这种误判被称作暗计数。

在实际操作过程中，本申请的研发人员发现，当前的半导体器件制造方案中，尤其是单光子探测器的制造，通常是采用深沟槽隔离结构划分隔离区和器件区；然而，深沟槽隔离越深，高能注入的能量就需要越大，因此，过深的深沟槽隔离会造成等离子体损伤，限制了深沟槽隔离的深度，且导致暗计数升高，影响了半导体器件的性能。

发明内容

本发明主要解决的技术问题是：提供一种半导体器件的制造方法及半导体器件，能有效加深深沟槽隔离的深度，且降低暗计数(dark count rate，DCR)，提高半导体器件的性能。

为解决上述技术问题，本申请采用的一技术方案是：提供一种半导体器件的制造方法，包括：提供半导体基材，其中，所述半导体基材具有相对的功能器件面和背面；从所述半导体基材的功能器件面向所述半导体基材开设第一深沟槽，并在所述第一深沟槽中形成第一隔离层以作为隔离区；其中，所述隔离区用于隔离所述半导体基材中的器件区；从所述半导体基材的背面向所述半导体基材开设第二深沟槽，并在所述第二深沟槽中填充第二隔离层以形成深沟槽隔离结构；其中，所述第二深沟槽处于所述第一深沟槽在所述半导体基材的背面上的投影区域中。

在本申请的一实施例中，所述第一隔离层为通过外延生长方式生长的第一外延层；所述第二隔离层为绝缘材料。

在本申请的一实施例中，所述从所述半导体基材的功能器件面向所述半导体基材开设第一深沟槽，并在所述第一深沟槽中形成第一隔离层以作为隔离区，包括：在所述半导体基材的功能器件面上形成保护层；从所述保护层远离所述半导体基材的表面，对所述保护层和所述半导体基材进行刻蚀，以形成所述第一深沟槽和第三沟槽；其中，所述第一深沟槽从所述半导体基材的功能器件面向所述半导体基材内部延伸，所述第三沟槽贯穿所述保护层并与所述第一深沟槽连通；在所述第三沟槽和所述第一深沟槽中形成所述第一隔离层；至少去除所述第三沟槽中的所述第一隔离层形成浅沟槽；在所述浅沟槽中填充浅沟槽绝缘层形成浅沟槽隔离结构。

在本申请的一实施例中，所述半导体基材包括衬底和形成在所述衬底一表面上的半导体外延层；其中，所述半导体外延层远离所述衬底的表面作为所述半导体基材的功能器件件，所述衬底远离所述半导体外延层的表面作为所述半导体基材的背面。

在本申请的一实施例中，所述第一深沟槽贯穿所述半导体外延层，并延伸至所述衬底的至少部分。

在本申请的一实施例中，从所述半导体基材的背面向所述半导体基材开设所述第二深沟槽，包括：在所述第一深沟槽对应的所述半导体基材的背面上的投影区域中，从所述半导体基材的背面，去除部分所述半导体基材以及所述第一深沟槽内的部分第一隔离材料以形成第二深沟槽；其中，所述第二深沟槽从所述半导体基材的背面向所述半导体基材内部延伸至所述第一深沟槽中的第一隔离层内部。

在本申请的一实施例中，所述第二深沟槽的宽度小于或等于所述第一深沟槽的宽度。