[发明专利]时钟树设计方法、装置、设计设备、存储介质及集成电路

权利要求书

1.一种时钟树设计方法，其特征在于，包括：

确定待进行时钟树设计的设计模块，所述设计模块包括顶层模块以及受顶层模块调用的多个底层模块；

确定顶层时钟端口的设计信息，所述设计信息包括多个顶层时钟端口的设计位置、以及各个底层模块关联的顶层时钟端口；其中，顶层时钟端设计于底层模块的边界，且所述多个顶层时钟端口在设计位置所对应的有效覆盖范围的重叠区域符合预设重叠条件；

根据各个底层模块关联的顶层时钟端口，在各个底层模块设计底层时钟树；其中，底层模块的底层时钟树通过关联的顶层时钟端口，接入顶层模块的顶层时钟树。

2.根据权利要求1所述的方法，其特征在于，所述多个顶层时钟端口在设计位置所对应的有效覆盖范围的重叠区域符合预设重叠条件包括：所述多个顶层时钟端口在设计位置所对应的有效覆盖范围的重叠区域的面积为最小化。

3.根据权利要求1所述的方法，其特征在于，所述多个顶层时钟端口的设计位置至少根据各个底层模块的面积、各个底层模块的相对位置、以及顶层时钟端口的有效覆盖范围确定；其中，各个底层模块的面积、各个底层模块的相对位置根据所述设计模块的布局规划信息确定。

4.根据权利要求3所述的方法，其特征在于，还包括：

显示时钟树设计页面，所述时钟树设计页面基于各个底层模块的面积以及各个底层模块的相对位置，展示有多个底层模块；

基于顶层时钟端口的设计操作，在时钟树设计页面展示顶层时钟端口的有效覆盖范围的显示效果；

所述确定顶层时钟端口的设计信息包括：

在确认设计操作完成时，确定顶层时钟端口的设计操作所对应的设计信息。

5.根据权利要求1-4任一项所述的方法，其特征在于，所述底层模块关联的顶层时钟端口包括：

如果底层模块的边界设计有顶层时钟端口，则底层模块关联的顶层时钟端口至少为底层模块的边界设计的顶层时钟端口；

如果底层模块的边界未设计有顶层时钟端口，则底层模块关联的顶层时钟端口为：设计于相邻底层模块的边界且有效覆盖范围覆盖该底层模块的顶层时钟端口。

6.根据权利要求5所述的方法，其特征在于，所述如果底层模块的边界设计有顶层时钟端口，则底层模块关联的顶层时钟端口至少为底层模块的边界设计的顶层时钟端口包括：

如果底层模块的边界设计有顶层时钟端口，且底层模块的边界设计的顶层时钟端口的有效覆盖范围，能够覆盖底层模块，则底层模块关联的顶层时钟端口为底层模块的边界设计的顶层时钟端口；

如果底层模块的边界设计有顶层时钟端口，但底层模块的边界设计的顶层时钟端口的有效覆盖范围，无法覆盖底层模块的部分面积，则底层模块关联的顶层时钟端口为：底层模块的边界设计的顶层时钟端口，以及设计于相邻底层模块且有效覆盖范围覆盖所述部分面积的顶层时钟端口。

7.根据权利要求6所述的方法，其特征在于，所述根据各个底层模块关联的顶层时钟端口，在各个底层模块设计底层时钟树包括：

如果底层模块关联的顶层时钟端口为底层模块的边界设计的顶层时钟端口，以底层模块的边界设计的顶层时钟端口为基础，在底层模块内部进行底层时钟树的设计。

8.根据权利要求6所述的方法，其特征在于，所述根据各个底层模块关联的顶层时钟端口，在各个底层模块设计底层时钟树包括：

如果底层模块关联的顶层时钟端口为底层模块的边界设计的顶层时钟端口，以及设计于相邻底层模块的顶层时钟端口，则以底层模块的边界设计的顶层时钟端口为基础，在底层模块内部进行底层时钟树的设计；以及，以设计于相邻底层模块的顶层时钟端口为基础，在顶层时钟端口的有效覆盖范围位于底层模块的部分，设计底层时钟树。