[发明专利]半导体结构的制备方法及半导体结构

说明书

本申请涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法，包括：提供衬底；于衬底的表面形成第一导电类型的第一外延层；于第一导电类型的第一外延层远离衬底的表面形成第二导电类型的外延材料层，第二导电类型与第一导电类型不同；于第二导电类型的外延材料层远离第一导电类型的第一外延层的表面形成第一导电类型的外延材料层；以第二导电类型的外延材料层作为刻蚀停止侦测层，刻蚀第一导电类型的外延材料层，以得到第一导电类型的第二外延层，第一导电类型的第二外延层内形成有沟槽。本申请的半导体结构的制备方法，可以精确控制所得沟槽的深度，帮助提升半导体结构尺寸的准确性，获得性能优良的器件。

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构的制备方法及半导体结构。

背景技术

随着半导体工艺技术的不断发展，SiC(碳化硅)功率器件因其具有优秀的耐高压、高频、耐高温等特点，具有广泛的应用前景。目前主流的SiC功率器件主要有平面型和沟槽型两种结构，因沟槽型结构的沟道由水平转向竖直方向，不占用芯片的面积，所以结构之间的间距可以做的比平面型小，具有更高的沟道密度，因而受到广泛关注。沟槽型SiC功率器件的制备过程中，对外延层进行刻蚀形成沟槽时，需要沟槽的刻蚀深度远小于外延层厚度，即沟槽刻蚀需要停在外延层内的某个深度。

然而，因为整个SiC外延层是同种性质材料，所以不能通过常规的刻蚀产物光谱分析检测停止层的方式(停止层与被刻蚀材料的性质不同)，确定刻蚀停止的时机，导致沟槽刻蚀深度难以精确控制，影响器件尺寸和性能。

发明内容

基于此，有必要针对上述问题提供一种半导体结构的制备方法及半导体结构。

为了解决上述问题，一方面，本申请提供了一种半导体结构的制备方法，包括：

提供衬底；

于所述衬底的表面形成第一导电类型的第一外延层；

于所述第一导电类型的第一外延层远离所述衬底的表面形成第二导电类型的外延材料层，所述第二导电类型与所述第一导电类型不同；

于所述第二导电类型的外延材料层远离所述第一导电类型的第一外延层的表面形成第一导电类型的外延材料层；

以所述第二导电类型的外延材料层作为刻蚀停止侦测层，刻蚀所述第一导电类型的外延材料层，以得到第一导电类型的第二外延层，所述第一导电类型的第二外延层内形成有沟槽。

本申请的半导体结构的制备方法，通过在第一导电类型的第一外延层的表面形成第二导电类型的外延材料层，在第二导电类型的外延材料层的表面形成第一导电类型的外延材料层，第二导电类型的外延材料层与第一导电类型的外延材料层为不同类型，刻蚀产物发生变化，通过侦测反应物光谱变化或质谱分析，可以将第二导电类型的外延材料层作为刻蚀停止侦测层，刻蚀位于第二导电类型的外延材料层上的第一导电类型的外延材料层，以在第一导电类型的外延材料层内形成尺寸精确的沟槽，即通过控制第一导电类型的外延材料层的厚度便可精确控制所得沟槽的深度，帮助提升半导体结构尺寸的准确性，获得性能优良的器件。

在其中一个实施例中，所述以所述第二导电类型的外延材料层作为刻蚀停止侦测层，刻蚀所述第一导电类型的外延材料层，以得到第一导电类型的第二外延层之后，还包括：

对所述沟槽底部的所述第二导电类型的外延材料层进行第一导电类型的离子注入，以得到包括交替排布的第一导电类型掺杂区和第二导电类型掺杂区的外延层。

在其中一个实施例中，所述对所述沟槽底部的所述第二导电类型的外延材料层进行第一导电类型的离子注入，以得到包括交替排布的第一导电类型掺杂区和第二导电类型掺杂区的外延层之后，还包括：