[发明专利]半导体器件的形成方法

说明书

本申请公开一种半导体器件的形成方法，包括：形成牺牲层，设置在衬底上；进行第一蚀刻工艺，移除部分牺牲层，形成多个第一凹槽；形成第一介质层；进行第二蚀刻工艺，移除多个第一凹槽外的所述第一介质层，形成第一隔离结构，所述第一隔离结构中存在缝隙；进行第三蚀刻工艺，刻蚀所述多个第一隔离结构，以去除所述多个第一隔离结构顶端的部分介质材料，暴露所述缝隙；形成第二介质层，覆盖所述多个第一隔离结构和所述牺牲层，所述第二介质层填充各个所述缝隙的至少部分空间；进行第四蚀刻工艺，移除所述第二介质层的顶部，直至暴露所述牺牲层，形成第二隔离结构。本申请能够使隔离结构中的缝隙得到消除或者有效减小，具有更稳定的性能。

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体器件的形成方法。

背景技术

在形成半导体结构的过程中，往往需要在较深的凹槽中通过沉积工艺形成介质层等结构。发明人研究发现，在凹槽内沉积形成对应结构时，介质层沿着侧壁形成并逐渐向中间闭合，因此所形成的结构中间容易存在缝隙。以图1a和图1b所示动态随机存储器这类半导体器件进行研究，其中图1a为动态随机存储器的平面图，图1b为图1a中沿线BB’方向的剖面图；发明人在研究过程中发现，在用于形成介质层的凹槽中，若所形成的介质层中间形成缝隙，则在后续的制作工艺中，容易造成半导体结构的短路，从而影响所成半导体器件的性能。

发明内容

鉴于此，本申请提供一种半导体器件的形成方法，以解决沿凹槽侧壁沉积形成对应结构时，所形成的结构中间容易存在缝隙，上述缝隙容易影响所成半导体器件性能的问题。

本申请提供一种半导体器件的形成方法，包括：

提供衬底；

形成牺牲层，设置在所述衬底上；

进行第一蚀刻工艺，移除部分所述牺牲层，形成多个第一凹槽；

形成第一介质层，覆盖所述牺牲层并填充所述多个第一凹槽；

进行第二蚀刻工艺，移除所述多个第一凹槽外的所述第一介质层，形成第一隔离结构，所述第一隔离结构中存在缝隙；

进行第三蚀刻工艺，刻蚀所述多个第一隔离结构，以去除所述多个第一隔离结构顶端的部分介质材料，暴露所述缝隙；

形成第二介质层，覆盖所述多个第一隔离结构和所述牺牲层，所述第二介质层填充各个所述缝隙的至少部分空间；

进行第四蚀刻工艺，移除所述第二介质层的顶部，直至暴露所述牺牲层，形成第二隔离结构。

可选地，所述第三蚀刻工艺包括：形成多个凹陷于所述第一隔离结构中，所述多个凹陷包括上凹陷和下凹陷，其中所述下凹陷形成于所述缝隙之间，所述上凹陷形成于所述第一隔离结构顶部。

可选地，所述下凹陷的宽度小于或者等于所述上凹陷的宽度。

可选地，在形成所述第二介质层之前，所述形成方法还包括：形成保形覆盖所述凹陷的第一氧化层，以使所述凹陷位于所述第一氧化层之间。

可选地，所述第四蚀刻工艺后包括：在所述第二隔离结构表面形成第二氧化层。

可选地，在形成所述牺牲层之前还包括：在所述衬底内形成多条掩埋字线，所述多条掩埋字线包括顶部的掩膜盖层；形成缓冲层，所述缓冲层覆盖所述衬底和所述多条掩埋字线。

可选地，所述第一蚀刻工艺所形成的多个所述第一凹槽底部低于所述缓冲层。

可选地，所述第二蚀刻工艺所形成的多个所述第一隔离结构的底部与所述多条掩埋字线顶部的所述掩膜盖层直接接触。

可选地，所述第四蚀刻工艺所形成的多个所述第二隔离结构的底部与多条所述掩埋字线顶部的所述掩膜盖层直接接触。