[发明专利]基于FPGA的芯片DFT测试电路、方法及测试机台

说明书

本发明公开了一种基于FPGA的芯片DFT测试电路、方法及测试机台，其电路包括：测试数据存储器，用于存储芯片DFT的测试向量；时钟模块用于接收测试向量，并根据测试向量向待测芯片输出低电平信号或时钟波形信号；第一数据输出模块用于根据测试向量向待测芯片输出高电平、低电平或高阻态信号；第一数据输入模块用于接收待测芯片反馈的测试信号，并根据测试向量控制比较管脚执行高电平比较、低电平比较或高阻态，输出相应的比较测试结果；测试结果传输模块用于输出比较测试结果；芯片DFT测试电路部署于FPGA结构中，通过FPGA信号与所述待测芯片通信连接。本发明可以提高芯片DFT测试便捷性。

技术领域

本发明涉及芯片测试技术领域，特别涉及基于FPGA的芯片DFT测试电路、方法及测试机台。

背景技术

在芯片的制造过程中会产生不同类型的缺陷，比如灰尘沾染、扩散工艺导致的桥接、异常寄生电容导致的延迟等，因此在芯片制造完成后需要对芯片进行晶圆（MultiProject Wafer，MPW）流片，验证芯片的功能设计和DFT（Design For Test）设计。一般情况下在芯片测试过程中并不会对MPW样片的DFT设计进行测试验证，无法在MPW阶段发现DFT的设计问题，容易造成后续芯片量产时DFT设计失败。

目前通常可以采用测试机台或JTAG调试器进行芯片测试，使用测试机台时根据测试需求配置不同类型的板卡，实现自动化芯片测试过程，但是测试机台不适用于MPW样片测试，使用JTAG调试器时适用于只用到JTAG接口的部分测试过程，对于需要用到更多管脚的测试（如scan、mbist）则不适合该方案。

因此目前需要一种基于FPGA的芯片DFT测试电路，无需增加额外硬件电路即可完成芯片DFT设计的测试验证，实现低成本芯片DFT测试效果。

发明内容

为解决缺乏在MPW阶段进行DFT测试的技术问题，本发明提供一种基于FPGA的芯片DFT测试电路、方法及测试机台，具体的技术方案如下：

本发明提供一种基于FPGA的芯片DFT测试电路，包括：

测试数据存储器，用于存储芯片DFT的测试向量；

时钟模块，分别与所述测试数据存储器和待测芯片连接，用于接收所述测试向量，并根据所述测试向量向所述待测芯片输出低电平信号或时钟波形信号；

第一数据输出模块，分别与所述测试数据存储器和所述待测芯片连接，用于根据所述测试向量向所述待测芯片输出高电平、低电平或高阻态信号；

第一数据输入模块，分别与所述测试数据存储器和所述待测芯片连接，用于接收所述待测芯片反馈的测试信号，并根据所述测试向量控制比较管脚执行高电平比较、低电平比较或高阻态，输出相应的比较测试结果；

测试结果传输模块，与所述第一数据输入模块连接，用于接收并向外部输出所述比较测试结果；

所述测试数据存储器、所述时钟模块、所述第一数据输出模块、所述第一数据输入模块和所述测试结果传输模块部署于FPGA结构中，通过FPGA信号与所述待测芯片通信连接。

本发明提供的基于FPGA的芯片DFT测试电路通过设计复用功能测试的FPGA器件作为简易测试机台，将测试向量转化为FPGA信号，实现无需增加额外的硬件电路即可完成芯片DFT测试的技术效果。

在一些实施方式中，所述时钟模块具体包括：

第一边沿计数器，所述第一边沿计数器由系统时钟驱动并输出边沿计数信息，所述第一边沿计数器的输出端分别与第一同或门的第一输入端、第二同或门的第一输入端和第三同或门的第一输入端连接，所述第一同或门的第二输入端接入第一边沿信号、所述第二同或门的第二输入端接入第二边沿信号、所述第三同或门的第二输入端接入第三边沿信号；