[发明专利]半导体器件及其形成方法在审
申请号: | 202310247948.6 | 申请日: | 2023-03-15 |
公开(公告)号: | CN116581104A | 公开(公告)日: | 2023-08-11 |
发明(设计)人: | 杨静茹;张耀文;赖志忠 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L21/768 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 形成 方法 | ||
1.一种半导体器件,包括:
互连结构,至少包括第一互连元件和第二互连元件;
导电垫层,设置在所述第一互连元件上方并且电连接至所述第一互连元件,其中,所述导电垫层的至少部分掺杂有硅或钌;
盖层,设置在所述导电垫层上方,其中,所述盖层包括氮化钛(TiN)或掺杂氧的氮化钛;
介电层,设置在所述盖层上方;
导电接触件,垂直延伸穿过所述介电层的至少第一部分和所述盖层,其中,所述导电接触件通过所述导电垫层连接至所述第一互连元件;以及
导电通孔,垂直延伸穿过所述介电层的至少第二部分,其中,所述导电通孔连接至所述第二互连元件。
2.根据权利要求1所述的器件,还包括:像素,设置在所述介电层上方和所述导电通孔上方,其中,所述像素通过所述导电通孔电连接至所述第二互连元件。
3.根据权利要求1所述的器件,还包括:
蚀刻停止层,设置在所述互连结构上方;
钝化层,设置在所述蚀刻停止层上方,其中,所述钝化层设置在所述介电层下方;
扩散阻挡层,设置在所述钝化层与所述导电垫层之间;以及
所述导电通孔垂直延伸穿过所述钝化层和所述扩散阻挡层,而没有垂直延伸穿过所述扩散阻挡层。
4.根据权利要求1所述的器件,其中,所述导电垫层包括掺杂有硅的铝或掺杂有钌的铝。
5.一种半导体器件,包括:
互连结构,包括至少第一互连元件和第二互连元件;
蚀刻停止层,形成在所述互连结构上方;
钝化层,形成在所述蚀刻停止层上方;
扩散阻挡层,其中,所述扩散阻挡层的第一段至少部分地延伸穿过所述蚀刻停止层并且电连接至所述第一互连元件,并且所述扩散阻挡层的第二段形成在所述钝化层上方;
导电垫层,形成在所述扩散阻挡层上方,其中,所述导电垫层包括掺杂硅的铝或掺杂钌的铝;
盖层,形成在所述导电垫层上方;
介电层,形成在所述盖层上方;
导电接触件,垂直延伸穿过所述介电层的至少第一部分和所述盖层,其中,所述导电接触件电连接至所述导电垫层;
导电通孔,垂直延伸穿过所述介电层的至少第二部分、所述钝化层和所述蚀刻停止层,其中,所述导电通孔电连接至所述第二互连元件;以及
像素,形成在所述导电通孔上方且电连接至所述导电通孔。
6.根据权利要求5所述的器件,其中,所述盖层包括氮化钛(TiN)或掺杂氧的氮化钛。
7.根据权利要求6所述的器件,其中,所述盖层是第一盖层,并且所述半导体器件还包括包含氮氧化硅(SiON)的第二盖层。
8.一种形成半导体器件的方法,包括:
在包括第一互连元件和第二互连元件的互连结构上方形成导电垫层,其中,所述导电垫层具有第一材料成分;
在所述导电垫层上方形成盖层,其中,所述盖层具有第二材料成分;
执行图案化工艺,所述图案化工艺去除所述导电垫层和所述盖层在所述第二互连元件上方的部分;
在所述盖层上方形成介电层;
蚀刻穿过所述介电层的接触孔和过孔,其中,所述接触孔部分地暴露出所述第一互连元件,并且所述过孔部分地暴露出所述第二互连元件;以及
用导电接触件填充所述接触孔,并且用导电通孔填充所述过孔;
其中,执行形成所述导电垫层和形成所述盖层的步骤,使得:
所述第一材料成分包括掺杂有铜的铝,所述第二材料成分包括氮化钛;或者
所述第一材料成分包括掺杂有硅或钌的铝,所述第二材料成分包括氮氧化硅;或者
所述第一材料成分包括掺杂有硅或钌的铝,所述第二材料成分包括氮化钛。
9.根据权利要求8所述的方法,还包括:在所述导电通孔上方形成像素。
10.根据权利要求8所述的方法,其中,所述盖层是通过在室温下进行的沉积工艺形成的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310247948.6/1.html,转载请声明来源钻瓜专利网。