[发明专利]上拉阻抗校准方法及装置、电子设备在审
| 申请号： | 202310202471.X | 申请日： | 2023-02-23 |
| 公开（公告）号： | CN116052754A | 公开（公告）日： | 2023-05-02 |
| 发明（设计）人： | 何飒;沈杰;朱海奇;黄怡仁 | 申请（专利权）人： | 联芸科技（杭州）股份有限公司 |
| 主分类号： | G11C29/50 | 分类号： | G11C29/50 |
| 代理公司： | 北京国昊天诚知识产权代理有限公司 11315 | 代理人： | 徐晨影 |
| 地址： | 310051 浙江省杭州市滨江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 阻抗 校准 方法 装置 电子设备 | ||
1.一种LPDDR4/NV-LPDDR4的上拉阻抗校准方法，其特征在于，包括：
获取LPDDR4/NV-LPDDR4的内存/控制器的上拉驱动模块接入的电源电压、所述上拉驱动模块输出的电压输出高电平、以及所述内存/控制器的片内终结电阻的阻抗；
基于所述电源电压、所述电压输出高电平和所述阻抗，确定所述上拉驱动模块的理论阻抗值；
基于所述理论阻抗值和预设参考电压，校准所述上拉驱动模块的上拉阻抗。
2.如权利要求1所述的方法，其特征在于，基于所述电源电压、所述电压输出高电平和所述阻抗，确定所述上拉驱动模块的理论阻抗值，包括：
基于所述电源电压、所述电压输出高电平、所述阻抗和下述公式确定所述上拉驱动模块的理论阻抗值：
其中，RPU表示所述上拉驱动模块的理论阻抗值，VDDQ表示所述电源电压，VOH表示所述电压输出高电平。
3.如权利要求2所述的方法，其特征在于，基于不同的校准模式，所述电压输出高电平与所述电源电压的比值不同。
4.如权利要求2所述的方法，其特征在于，基于所述理论阻抗值和预设参考电压，校准所述上拉驱动模块的阻抗，包括：
将所述内存/控制器的下拉驱动模块的模拟下拉阻抗校准到所述理论阻抗值；
基于所述模拟下拉阻抗和所述预设参考电压，校准所述上拉驱动模块的上拉阻抗。
5.如权利要求4所述的方法，其特征在于，基于所述模拟下拉阻抗和所述预设参考电压，校准所述上拉驱动模块的上拉阻抗，包括：
将所述预设参考电压输入预设校准模块的比较器的第一输入端；
将所述模拟下拉阻抗输入所述比较器的第二输入端；
基于所述比较器的输出，校准所述上拉驱动模块的上拉阻抗。
6.如权利要求4或5所述的方法，其特征在于，所述预设参考电压与用于校准所述下拉驱动模块的下拉阻抗的参考电压相同，所述预设参考电压为固定的电压值。
7.一种LPDDR4/NV-LPDDR4的上拉阻抗校准装置，其特征在于，包括：
获取模块，用于获取LPDDR4/NV-LPDDR4的内存/控制器的上拉驱动模块接入的电源电压、所述上拉驱动模块输出的电压输出高电平、以及所述内存/控制器的片内终结电阻的阻抗；
确定模块，用于基于所述电源电压、所述电压输出高电平和所述阻抗，确定所述上拉驱动控制器的理论阻抗值；
校准模块，用于基于所述理论阻抗值和预设参考电压，校准所述上拉驱动模块的上拉阻抗。
8.如权利要求7所述的装置，其特征在于，所述确定模块，具体用于：
基于所述电源电压、所述电压输出高电平、所述阻抗和下述公式确定所述上拉驱动模块的理论阻抗值：
其中，RPU表示所述上拉驱动模块的理论阻抗值，VDDQ表示所述电源电压，VOH表示所述电压输出高电平。
9.一种电子设备，其特征在于，包括：存储器和与所述存储器电连接的处理器，所述存储器存储有可在所述处理器运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1至6中任一项所述的方法的步骤。
10.一种可读存储介质，其特征在于，所述可读存储介质上存储有存储程序或指令，所述程序或指令被处理器执行时实现如权利要求1至6中任一项所述的方法的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联芸科技（杭州）股份有限公司，未经联芸科技（杭州）股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202310202471.X/1.html，转载请声明来源钻瓜专利网。
