[发明专利]存算一体芯片、其计算方法及装置

说明书

本发明公开了一种存算一体芯片、其计算方法及装置，所述芯片包括RISCV处理器、至少一个存储阵列以及计算模块；所述RISCV处理器包括处理器核心模块和数据存储器；所述处理器核心模块用于接收外部指令，确定所述外部指令为RISCV指令还是扩展指令，若为扩展指令，根据所述外部指令确定权重数据和待处理数据，将所述权重数据写入所述存储阵列，将所述待处理数据发送至所述数据存储器；所述计算模块根据所述存储阵列的权重数据和所述数据存储器的待处理数据得到计算结果。本发明可减少数据传输，提高计算效率。

技术领域

本发明涉及芯片技术领域，尤其涉及一种存算一体芯片、其计算方法及装置。

背景技术

本部分旨在为权利要求书中陈述的本发明实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

近年来，为了解决器件尺寸微缩挑战与冯诺依曼计算架构瓶颈，存算一体(或者也可称为存内计算、内存计算等)技术得到人们的广泛关注，其基本思想是存储与计算融合在同一个芯片，从而直接利用存储器进行计算，降低功耗的同时提高性能。

存算一体技术目前被认为是后摩尔时代解决大数据实时智能处理的高效硬件方案之一，也是目前深度学习神经网络高效实施方案之一。对于深度学习神经网络应用，其最频繁的运算是乘积累加运算(Multiply Accumulate,简称MAC)，通过存算一体的方式可以高效的实现MAC运算，从而在大幅度提高性能的同时降低功耗。在面向复杂的神经网络应用场景时，考虑到外设交互以及除MAC运算外的计算需求，单一存算一体芯片往往难以满足设计需要，因此需要添加额外的处理器(CPU)，通过处理器的控制单元以及计算模块实现复杂的计算任务。当前，外部的控制单元及计算模块与存算一体芯片的设计多采用分立的形式，即CPU与存算一体芯片间仅通过总线进行数据传递，大量的数据传递过程限制了神经网络系统的计算效率。

发明内容

本发明的一个目的在于提供一种存算一体芯片，减少数据传输，提高计算效率。本发明的另一个目的在于提供一种存算一体芯片的计算方法。本发明的再一个目的在于提供一种神经网络计算装置。本发明的还一个目的在于提供一种计算机设备。本发明的还一个目的在于提供一种计算机可读介质。

为了达到以上目的，本发明一方面公开了一种存算一体芯片，包括RISCV处理器、至少一个存储阵列以及计算模块；

所述RISCV处理器包括处理器核心模块和数据存储器；

所述处理器核心模块用于接收外部指令，确定所述外部指令为RISCV指令还是扩展指令，若为扩展指令，根据所述外部指令确定权重数据和待处理数据，将所述权重数据写入所述存储阵列，将所述待处理数据发送至所述数据存储器；

所述计算模块根据所述存储阵列的权重数据和所述数据存储器的待处理数据得到计算结果。

优选的，进一步包括本地指令存储器、总线和外部存储器；

所述处理器核心模块通过所述总线与所述外部存储器连接；

所述处理器核心模块进一步用于在接收到外部指令后，将所述外部指令存储至所述本地指令存储器。

优选的，所述数据存储器包括本地数据存储模块和存算一体缓存模块；

所述本地数据存储模块用于存储处理所述RISCV指令所需的计算数据；

所述存算一体缓存模块用于存储所述待处理数据。

优选的，进一步包括与所述存储阵列对应的写入模块和读取模块；

所述写入模块包括与所述存储阵列对应的行译码器和列译码器；

所述读取模块包括读译码器。

优选的，所述计算模块包括加法树和累加器；