[发明专利]存算一体芯片、其计算方法及装置

权利要求书

1.一种存算一体芯片，其特征在于，包括RISCV处理器、至少一个存储阵列以及计算模块；

所述RISCV处理器包括处理器核心模块和数据存储器；

所述处理器核心模块用于接收外部指令，确定所述外部指令为RISCV指令还是扩展指令，若为扩展指令，根据所述外部指令确定权重数据和待处理数据，将所述权重数据写入所述存储阵列，将所述待处理数据发送至所述数据存储器；

所述计算模块根据所述存储阵列的权重数据和所述数据存储器的待处理数据得到计算结果。

2.根据权利要求1所述的存算一体芯片，其特征在于，进一步包括本地指令存储器、总线和外部存储器；

所述处理器核心模块通过所述总线与所述外部存储器连接；

所述处理器核心模块进一步用于在接收到外部指令后，将所述外部指令存储至所述本地指令存储器。

3.根据权利要求1所述的存算一体芯片，其特征在于，所述数据存储器包括本地数据存储模块和存算一体缓存模块；

所述本地数据存储模块用于存储处理所述RISCV指令所需的计算数据；

所述存算一体缓存模块用于存储所述待处理数据。

4.根据权利要求1所述的存算一体芯片，其特征在于，进一步包括与所述存储阵列对应的写入模块和读取模块；

所述写入模块包括与所述存储阵列对应的行译码器和列译码器；

所述读取模块包括读译码器。

5.根据权利要求1所述的存算一体芯片，其特征在于，所述计算模块包括加法树和累加器；

所述处理器核心模块用于根据所述外部指令确定比特选择信号，根据所述比特选择信号从所述数据存储器的待处理数据中选择一比特数据，将所述一比特数据发送至所述加法树以使所述加法树将所述权重数据和所述一比特数据相乘得到相乘结果并发送至所述累加器；

所述累加器用于将所述待处理数据的所有比特数据对应的相乘结果相加得到所述计算结果。

6.根据权利要求1所述的存算一体芯片，其特征在于，所述处理器核心模块包括依次连接的取指模块、译码模块、执行模块和访存回写模块，还包括存算一体控制单元；

所述取指模块包括程序计数器，用于从本地指令存储器中获取外部指令；

所述译码模块包括判断单元和寄存器堆，所述判断单元用于确定所述外部指令为RISCV指令还是扩展指令，若为扩展指令，将所述外部指令发送至所述存算一体控制单元，若为RISCV指令，将所述RISCV指令发送至所述寄存器堆；

所述执行模块用于执行所述RISCV指令得到RISCV计算数据；

所述访存回写模块包括存储器访存单元，接收所述RISCV计算数据并存储，并传输至所述寄存器堆；

所述存算一体控制单元用于根据所述外部指令确定权重数据和待处理数据，将所述权重数据写入所述存储阵列，将所述待处理数据发送至所述数据存储器，并控制所述计算模块基于所述权重数据和所述待处理数据得到所述计算结果。

7.一种存算一体芯片的计算方法，其特征在于，所述存算一体芯片包括至少一个存储阵列、计算模块以及数据存储器；

所述方法包括：

接收外部指令；

确定所述外部指令为RISCV指令还是扩展指令，若为扩展指令，根据所述外部指令确定权重数据和待处理数据，将所述权重数据写入所述存储阵列，将所述待处理数据发送至所述数据存储器；

通过所述计算模块根据所述存储阵列的权重数据和所述数据存储器的待处理数据得到计算结果。

8.一种神经网络计算装置，其特征在于，包括如权利要求1-6任一项所述的存算一体芯片。

9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求7所述方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现权利要求7所述方法。