[发明专利]一种pump电路

说明书

本发明提供一种pump电路，包括分压电路、比较器、时钟控制电路、电荷泵和电源电路；电荷泵的输出端输出第一正电压VPOS，第二正电压VPOSW从电荷泵的中间抽头输出；分压电路连接在第一正电压VPOS和地之间并输出分压DIV；比较器比较分压DIV和参考电压VREF并输出时钟控制信号；时钟控制信号输入到时钟控制电路的控制端，时钟信号PCLK通过时钟控制电路输入到电荷泵的输入端；时钟控制电路和电荷泵的电源电压为VDDI，VDDI由电源电路产生。本发明在电源模块中增加NMOS管N2，在pump模块中增加输出第二正电压VPOSM，并将VPOSM接到NMOS管N2的漏端，实现了低压pump启动时，NMOS管N1充分导通，VDDI无限接近于电源电路的外部总电源的目的，而且提升了pump电路的输出正电压VPOS的电压值。

技术领域

本发明涉及电子技术领域，具体涉及一种pump电路。

背景技术

Flash产品执行erase(擦除)和program(编程)操作时需要产生高压，为了满足Flash产品能在很宽的电源电压正常工作、低功耗和强驱动能力的要求，需要使用pump电路。

图1显示为现有技术中的PUMP BLOCK产生正电压VPOS的电路示意图。如图1所示，包括分压电路、比较器(COMP)、时钟控制电路(PCLK BLOCK)、电荷泵即升压模块(BoostStage)和电源模块(vddigen)。其中分压电路连接在正电压VPOS和地vgnd之间并输出正电压VPOS和地vgnd形成的分压DIV，分压电路由多个电阻串联而成；比较器比较分压DIV和参考电压VREF并输出时钟控制信号，比较器的正相输入端连接分压DIV、反相输入端连接参考电压VREF；时钟信号PCLK通过时钟控制电路输入到电荷泵的输入端。时钟控制信号通过对时钟信号PCLK的幅度的调节来调节正电压VPOS的大小；滤波电容连接在正电压VPOS的输出端和地vgnd之间。PCLKBoost Stage模块的电源为VDDI，VDDI由vddigen模块产生，vddigen模块的电源为外部总电源为VDDA50。

图1中所示电路在低压pump启动时，功耗瞬间增大，VDDI经过管N1会比VDDA50降低部分，且受制于N1管的能力，恢复较慢，pump电路在此时的VDDI下启动到预定目标的时间会较长。

发明内容

有鉴于此，本发明提供一种pump电路，用以解决现有pump电路低压启动时正电压VPOS的驱动能力差的问题。

本发明提供一种pump电路，包括：分压电路、比较器、时钟控制电路、电荷泵和电源电路；

所述电荷泵的输出端输出第一正电压VPOS，第二正电压VPOSW从所述电荷泵的中间抽头输出；所述分压电路连接在所述第一正电压VPOS和地之间并输出分压DIV；所述比较器比较所述分压DIV和参考电压VREF并输出时钟控制信号；

所述时钟控制信号输入到所述时钟控制电路的控制端，时钟信号PCLK通过所述时钟控制电路输入到所述电荷泵的输入端，所述时钟控制信号调节所述时钟信号PCLK输入到所述电荷泵的幅度，通过对所述时钟信号PCLK的幅度的调节来调节所述第一正电压VPOS和所述第二正电压VPOSW的大小；

所述电源电路包括第一电流路径、第二电流路径和NMOS管N2，所述第一电流路径和第二电流路径都连接在外部总电源和地之间，所述第一电流路径包括串联的第一电流源、MOS管和三极管，所述第二电流路径包括NMOS管N1和第二电流源；所述第一电流源的一端接所述外部总电源，另一端与所述NMOS管N1的栅极和所述NMOS管N2的源极相连，所述NMOS管N2的栅极接所述外部总电源，所述第二正电压VPOSM输出到所述NMOS管N2的漏端，所述NMOS管N1的源极接所述外部总电源，漏极输出所述时钟控制电路和所述电荷泵的电源电压电压VDDI。

优选地，所述分压电路由多个电阻串联而成。

优选地，所述比较器的正相输入端连接所述分压DIV，反相输入端连接参考电压VREF。