[发明专利]总线转换装置、方法以及系统在审
申请号: | 202310121816.9 | 申请日: | 2023-02-15 |
公开(公告)号: | CN116089335A | 公开(公告)日: | 2023-05-09 |
发明(设计)人: | 刘志哲;张弛;闫宇;孟庆龙;修于杰 | 申请(专利权)人: | 拓维电子科技(上海)有限公司 |
主分类号: | G06F13/38 | 分类号: | G06F13/38 |
代理公司: | 北京华专卓海知识产权代理事务所(普通合伙) 11664 | 代理人: | 王一 |
地址: | 201108 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 总线 转换 装置 方法 以及 系统 | ||
1.一种总线转换装置,其特征在于,包括:
写地址通道从握手模块,用于抓取第一AXI设备的写地址通道编号;
编号缓存FIFO模块,用于缓存所述写地址通道编号;
写通道包完成判断模块,用于抓取包完成标志,并在抓取完成后触发所述编号缓存FIFO模块更新缓存后的所述写地址通道编号;
写通道编号输出模块,用于当所述编号缓存FIFO模块为空时,将所述写地址通道编号作为第二AXI设备的写数据通道编号输出;还用于当所述编号缓存FIFO模块非空时,将缓存后的所述写地址通道编号作为第二AXI设备的写数据通道编号输出。
2.根据权利要求1所述的装置,其特征在于,所述写通道包完成判断模块,还用于在输出第二AXI设备的写数据通道编号的情况下,发送更新指令至所述编号缓存FIFO模块,所述更新指令用于触发所述编号缓存FIFO模块根据所述包完成标志更新缓存后的所述写地址通道编号。
3.根据权利要求1所述的装置,其特征在于,所述装置还包括写地址通道主握手模块,用于传递所述写地址通道从握手模块的写地址信号,在所述编号缓存FIFO模块缓存满的情况下通过VALID信号置0停止向第二AXI设备传输。
4.根据权利要求1所述的装置,其特征在于,所述写地址通道从握手模块,还用于在所述编号缓存FIFO模块缓存满的情况下通过READY信号置0反压第一AXI设备停止传输。
5.一种总线转换方法,应用于权利要求1-4中任一权利要求所述的总线转换装置,其特征在于,包括:
抓取第一AXI设备的写地址通道编号;
抓取包完成标志;
缓存所述写地址通道编号;
当FIFO为空时,将所述写地址通道编号作为第二AXI设备的写数据通道编号输出;
当FIFO非空时,将缓存后的所述写地址通道编号作为第二AXI设备的写数据通道编号输出。
6.根据权利要求5所述的方法,其特征在于,所述方法还包括:
在输出第二AXI设备的写数据通道编号的情况下,根据所述包完成标志更新缓存后的所述写地址通道编号。
7.根据权利要求5所述的方法,其特征在于,所述方法还包括:
在接收到写地址信号且FIFO缓存满的情况下,通过VALID信号置0停止向第二AXI设备传输。
8.根据权利要求5所述的方法,其特征在于,所述方法还包括:
在FIFO缓存满的情况下,通过READY信号置0反压第一AXI设备停止传输。
9.一种总线转换系统,其特征在于,包括:权利要求1-4中任一权利要求所述的总线转换装置、第一AXI设备以及第二AXI设备;
其中,所述第一AXI设备通过AWVALID信号、AWREADY信号以及AWID信号连接所述总线转换装置,用于AXI传输的写地址通道编号抓取;所述第一AXI设备通过WLAST信号连接所述总线转换装置,用于AXI传输的写数据通道传输完成,并更新输出写数据通道编号;所述总线转换装置通过WID信号连接所述第二AXI设备,用于输出所述写数据通道编号。
10.根据权利要求9所述的系统,其特征在于,所述第一AXI设备通过AWVALID信号、AWREADY信号以及AWID信号连接所述总线转换装置,还用于在FIFO缓存满的情况下,通过AWREADY信号置0反压第一AXI设备停止传输;所述总线转换装置通过AWVALID信号与AWREADY信号连接所述第二AXI设备,用于在FIFO缓存满的情况下,通过AWVALID信号置0停止向第二AXI设备传输。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于拓维电子科技(上海)有限公司,未经拓维电子科技(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310121816.9/1.html,转载请声明来源钻瓜专利网。