[发明专利]一种具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路、模块

说明书

本发明涉及集成电路设计技术领域，更具体的，涉及一种具有高稳定性的MOSFET‑TFET混合型14T‑SRAM单元电路，和使用了该种14T‑SRAM单元电路封装而成的模块。本发明采用MOSFET晶体管作为SRAM的传输管，消除了当TFET晶体管用作SRAM单元的传输晶体管时出现正偏p‑i‑n电流的问题；采用两个施密特型反相器构成锁存结构，利用MOSFET晶体管N9、N10对每个反相器的反馈作用，可改善TFET器件的延迟输出饱和特性，提高SRAM单元的稳定性；采用PTFET晶体管P1、P2作为写操作时的上拉电路结构，可降低SRAM单元的写功耗；采用NTFET晶体管N5、N6构成读电路部分，可提高SRAM单元的读能力和读速度。

技术领域

本发明涉及集成电路设计技术领域，更具体的，涉及一种具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路，和使用了该种14T-SRAM单元电路封装而成的模块。

背景技术

随着芯片集成度的增加，MOSFET器件的等比例缩小规则不断减小，短沟道效应越来越严重，泄漏电流不断增大。降低静态功耗最直接的办法是降低电路的电源电压，但是在室温下MOSFET器件的亚阈值摆幅无法低于60mV/dec，这会导致在低电源电压下，MOSFET器件构成的电路导通电流变小，信号转换延迟增加。静态随机存储器(Static Random-AccessMemory,SRAM)广泛应用于处理器和可移动设备中，并且占据了芯片的大部分面积和功耗。MOSFET器件由于其亚阈值摆幅的限制严重阻碍了其构成的SRAM在低功耗领域的应用。

传统MOSFET器件在低电压下的局限性吸引了研究人员对低亚阈值摆幅器件隧穿场效应晶体管(Tunnel Filed-Effect Transistor,TFET)的研究热情。与MOSFET器件相比，TFET器件具有较低的亚阈值摆幅，适合在较低工作电压下工作。虽然以TFET器件构成的SRAM单元可以在较低电压下工作，但由于TFET器件本身延迟输出饱和特性会导致其静态噪声容限(SNM)较小，同时会出现正偏p-i-n电流，严重影响SRAM单元的稳定性。

发明内容

基于此，有必要针对现有TFET器件用作SRAM单元时会出现SRAM单元稳定性差的问题，提供一种具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路、基于该种14T-SRAM单元电路构建的模块。

本发明采用以下技术方案实现：

第一方面，本发明提供了一种具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路，包括六个NTFET晶体管、四个PTFET晶体管和四个NMOS晶体管。六个NTFET晶体管依次记为N1～N6，四个PTFET晶体管依次记为P1～P4，四个NMOS依次记为N7～N10。

P1的源极电连接电源VDD，P1的栅极电连接写控制信号PCL。P2的源极电连接电源VDD，P2的栅极电连接写控制信号PCR。P3的源极与P1的漏极电连接。P4的源极与P2的漏极电连接；

N1的漏极与P3的漏极电连接，N1的栅极与P3的栅极电连接并设置有存储节点Q。N2的漏极与P4的漏极电连接，N2的栅极与P4的栅极电连接并设置有存储节点QB。N3的漏极与N1的源极电连接，N3的栅极与N1的栅极电连接，N3的源极电连接地线GND。N4的漏极与N2的源极电连接，N4的栅极与N2的栅极电连接，N4的源极电连接地线GND。N5的源极电连接地线GND，N5的栅极与N2的漏极电连接。N6的源极与N5的漏极电连接，N6的栅极电连接读字线RWL，N6的漏极电连接读位线RBL。

N7的源极电连接写位线WBL，N7的栅极电连接写字线WWL，N7的漏极电连接P3的漏极。N8的源极电连接写位线WBLB，N8的栅极电连接写字线WWL，N8的漏极电连接P4的漏极。N9的源极电连接电源VDD，N9的栅极与N1的漏极电连接，N9的漏极电连接N3的漏极。N10的源极电连接电源VDD，N10的栅极与N2的漏极电连接，N10的漏极电连接N4的漏极。