[发明专利]一种具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路、模块

权利要求书

1.一种具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路，其特征在于，包括：

PTFET晶体管P1，P1的源极电连接电源VDD，P1的栅极电连接写控制信号PCL；

PTFET晶体管P2，P2的源极电连接电源VDD，P2的栅极电连接写控制信号PCR；

PTFET晶体管P3，P3的源极与P1的漏极电连接；

PTFET晶体管P4，P4的源极与P2的漏极电连接；

NTFET晶体管N1，N1的漏极与P3的漏极电连接，N1的栅极与P3的栅极电连接并设置有存储节点Q；

NTFET晶体管N2，N2的漏极与P4的漏极电连接，N2的栅极与P4的栅极电连接并设置有存储节点QB；

NTFET晶体管N3，N3的漏极与N1的源极电连接，N3的栅极与N1的栅极电连接，N3的源极电连接地线GND；

NTFET晶体管N4，N4的漏极与N2的源极电连接，N4的栅极与N2的栅极电连接，N4的源极电连接地线GND；

NTFET晶体管N5，N5的源极电连接地线GND，N5的栅极与N2的漏极电连接；

NTFET晶体管N6，N6的源极与N5的漏极电连接，N6的栅极电连接读字线RWL，N6的漏极电连接读位线RBL；

NMOS晶体管N7，N7的源极电连接写位线WBL，N7的栅极电连接写字线WWL，N7的漏极电连接P3的漏极；

NMOS晶体管N8，N8的源极电连接写位线WBLB，N8的栅极电连接写字线WWL，N8的漏极电连接P4的漏极；

NMOS晶体管N9，N9的源极电连接电源VDD，N9的栅极与N1的漏极电连接，N9的漏极电连接N3的漏极；以及

NMOS晶体管N10，N10的源极电连接电源VDD，N10的栅极与N2的漏极电连接，N10的漏极电连接N4的漏极。

2.根据权利要求1所述的具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路，其特征在于，P3、N1、N3、N9组成施密特型反相器一，P4、N2、N4、N10组成施密特型反相器二，两个反相器构成锁存结构；

P1、P2构成写操作时的上拉电路结构；N7、N8构成写电路部分；N5、N6构成读电路部分。

3.根据权利要求2所述的具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路，其特征在于，在保持阶段，写字线WWL、读字线RWL为低电平，写位线WBL、写位线WBLB为高电平，N7、N8、N6关闭，P1、P2开启，锁存结构处于锁存状态。

4.根据权利要求2所述的具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路，其特征在于，在写操作阶段，写字线WWL置为高电平，读字线RWL保持原状态即低电平，根据写数据的不同，控制信号的状态不同。

5.根据权利要求4所述的具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路，其特征在于，进行写“0”操作时，写位线WBL置为低电平，写位线WBLB保持原状态即高电平，写控制信号PCL置为高电平，写控制信号PCR保持原状态即低电平，N7、N8打开，P2打开，P1关闭，电源VDD通过P2、P4给存储节点QB充电，使存储节点QB电压迅速升高为高电平；存储节点Q通过N7放电，使施密特型反相器一翻转为0，进而反馈给施密特型反相器二，使存储节点QB稳定在高电平；存储节点Q拉低、存储节点QB拉高后，即完成写“0”操作。

6.根据权利要求4所述的具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路，其特征在于，进行写“1”操作时，写位线WBLB置为低电平，写位线WBL保持原状态即高电平，写控制信号PCR置为高电平，写控制信号PCL保持原状态即低电平，N7、N8打开，P1打开，P2关闭，电源VDD通过P1、P3给存储节点Q充电，使存储节点Q电压迅速升高为高电平；存储节点QB通过N8放电，使施密特型反相器二翻转为0，进而反馈给施密特型反相器一，使存储节点Q稳定在高电平；存储节点Q拉高、存储节点QB拉低后，即完成写“1”操作。