[发明专利]用于快速验证地址压缩功能的方法

说明书

一种用于快速验证地址压缩功能的方法，其包括换算出压缩后地址的所有预期值步骤S1、实际的压缩结果测试步骤S2和比较步骤S3。因此，本发明通过压缩后的地址数据反推回压缩前的多个地址数据，再将多个地址数据进行多次写入错误的bit数据做了或运算的过程，得到的最后结果即为预期的地址压缩后的数据。即本发明的预期值计算更快捷，并且不用通过计算每个地址压缩后的结果，仅需要最终的压缩地址即可反推其压缩后预期数据，不仅对于计算机的CPU运算量降低，还缩短了运算时间。

技术领域

本发明涉及半导体自动测试设备(Automatic Test Equipment，简称ATE)领域，尤其涉及一种用于快速验证地址压缩功能的方法。

背景技术

在集成电路设计行业呈井喷式发展，需要验证存储芯片是否能够达到设计要求，或者在存储芯片产品使用中是否能够正常地工作，测试测量设备必不可少。随着存储芯片测试的发展，对效率产生了更高的要求，因而设计了地址压缩功能，其可以对多个地址线row、column压缩加快了芯片的检测与修复的速度。

对于ATE设备，根据存储芯片测试的地址压缩机制，即将较多个地址里的数据按照一定规则压缩到较少个地址，其需要同步增加地址压缩的功能，并与存储芯片地址线的压缩规则保持一致，用于快速存储芯片读写的数据，给芯片快速的检测与修复提供了可能。

为了验证ATE设备的地址压缩的功能，需要考虑验证测试的有效性和效率等，并且针对各个测试场景也能够适配等，从而寻找有效的测试方法与算法来验证ATE设备的地址压缩功能。

目前，对于地址压缩的验证多用在压缩后，即通过手动读取压缩后的地址数据，然后运算判断该地址是否由其它地址真实压缩，或则压缩前的各地址数据为相同值，判断压缩值是否一致。

然而，上述现有技术的压缩测试中存在以下几个问题：

①、对于复杂的压缩规则无法通过自动化方式判断；

②、部分场景需通过人工计算压缩地址的有效性，即费时也费力；

③、整体的测试效率大大降低，测试的深度也不够。

发明内容

本发明的目的在于提供一种用于快速验证地址压缩功能的方法，其可以通过测试前对所有地址数据压缩的预期值计算，有效验证ATE设备的地址压缩的功能。

为实现上述目的，本发明的技术方案如下：

一种用于快速验证地址压缩功能的方法，其包括换算出压缩后地址的所有预期值步骤S1、实际的压缩结果测试步骤S2和比较步骤S3：其中，

所述步骤S1具体包括：

步骤S11：将ATE测试平台与待测存储芯片连接，将压缩前的地址bit数组设为A{a0,a1,a2,…,an}；其中，设定写入压缩前的原始地址的数据为从0开始递增的值，n大于等于0；

步骤S12：设定压缩地址bit位的规则，即根据地址bit数组A{a0,a1,a2,…,an}所需要保留下的地址bit位数组设为B{b0,b1,b2,…,bm}；其中，nm；

步骤S13：将地址bit数组A{a0,a1,a2,…,an}与压缩后保留的bit位数组B{b0,b1,b2,…,bm}做差，得到被压缩掉的地址bit数组为C{c0,c1,c2,…,ck}；其中，nk；

步骤S14：压缩后的地址bit数据换算到压缩前对应的bit位的值，如压缩后地址位T即对压缩后保留的bit位数组B{b0,b1,b2,…,bm}值进行2的幂次运算，即T＝(H％2)*2^{^}b0+(H％4％2)*2^{^}b1+…