[发明专利]晶体管的退化结果的提取方法、可靠性分析方法

权利要求书

1.一种电路设计的晶体管的退化结果的提取方法，其特征在于，包括：

对选定的标准单元库的标准单元的网表文件进行解析，得到标准单元的晶体管的详细信息；

根据所述晶体管的详细信息推导得到所述标准单元的信号的逻辑关系以及所述晶体管三个端口的电平与晶体管退化的关系；

根据所述标准单元的信号的逻辑关系以及所述晶体管三个端口的电平与晶体管退化的关系推导得到每个晶体管的退化逻辑关系式；

求解得到所有晶体管的退化逻辑关系式为真时的信号电平组合情况；

根据输入的工作激励对待验证可靠性的电路设计进行仿真得到信号的统计信息；

根据信号的统计信息以及所得到的信号电平组合情况计算得到每一个晶体管的退化时间；

将晶体管的退化时间代入到可靠性模型得到晶体管的退化结果。

2.如权利要求1所述的电路设计的晶体管的退化结果的提取方法，其特征在于，所述晶体管的详细信息包括：标准单元的晶体管类型、晶体管之间的连接关系以及所述标准单元内部的所有信号。

3.如权利要求2所述的电路设计的晶体管的退化结果的提取方法，其特征在于，所述标准单元的信号的逻辑关系通过以下步骤得到：

将晶体管详细信息中的标准单元内部的所有信号作为节点，所述节点包括电源节点、地节点、中间信号节点；

将晶体管转换为线，并根据所述晶体管类型以及晶体管之间的连接关系连接所述晶体管的源极和漏极两端的所述节点，形成无向有环图；

遍历所述无向有环图中中间信号节点与电源信号节点之间的所有路径，和/或遍历中间信号节点与地节点之间的所有路径，同时筛除掉环路路径，得到中间信号的路径关系同时记录这些路径经过的晶体管信息；

根据所述中间信号的路径关系得到所述标准单元的信号的逻辑表达式。

4.如权利要求3所述的电路设计的晶体管的退化结果的提取方法，其特征在于，遍历所述无向有环图时，将所述晶体管之间的连接关系分为上拉网络和下拉网络，分别对上拉网络和下拉网络进行遍历，得到所述中间信号的路径关系。

5.如权利要求1所述的电路设计的晶体管的退化结果的提取方法，其特征在于，求解得到所有晶体管的退化逻辑关系式为真时的信号电平组合情况包括以下步骤：

将所有晶体管的退化逻辑关系式转换为二元决策图；

对二元决策图进行求解使其满足一个给定的逻辑布尔表达式为真的所有信号电平组合。

6.如权利要求1所述的电路设计的晶体管的退化结果的提取方法，其特征在于，所述信号的统计信息包括待验证可靠性的电路设计在仿真时间内的信号波形高低电平概率以及单位时间翻转次数。

7.一种电路设计的可靠性分析方法，其特征在于，包括：

预先基于标准单元库建立至少一个退化时序库；

对待验证可靠性的电路设计进行逻辑综合得到未包含退化信息的综合后的电路网表；

遍历所述待验证可靠性的电路设计的标准单元，将该标准单元对应的综合后的电路网表采用如权利要求1至6任意一项所述的电路设计的晶体管的退化结果的提取方法提取所述综合后的电路网表的晶体管的退化结果；

基于所述退化时序库以及所述标准单元的网表文件的晶体管的退化结果以及综合后的电路网表，得到电路功能设计的退化时序的分析结果。