[实用新型]一种晶体管阵列陶瓷封装结构

说明书

一种晶体管阵列陶瓷封装结构，属于半导体器件封装技术领域。包括陶瓷封装底座本体及多个引脚，在陶瓷封装底座本体的上端设有陶瓷封装框体，在陶瓷封装框体内设有多个芯片焊接区和多个引线键合区，芯片焊接区和引线键合区低于陶瓷封装框体的框体边框，芯片焊接区低于引线键合区，芯片焊接区为下沉式多层错落结构，芯片焊接区和引线键合区的表面为金属化层，在陶瓷封装结构中间层采用过孔及埋层工艺形成金属化电路连接，每个引脚与相应的芯片焊接区或引线键合区的金属化层连接。解决了现有技术中先对每个晶体管芯片进行单独塑封，再二次封装到塑料腔体内，造成封装体积大、重量大、可靠性低的问题。广泛用于混合集成电路、半导体功率器件等领域。

技术领域

本实用新型属于半导体器件封装技术领域，进一步来说涉及晶体管封装技术领域，具体来说，涉及一种晶体管阵列陶瓷封装结构。

背景技术

现有晶体管芯片封装技术中，对于晶体管阵列封装，先采取每个晶体管芯片单独塑封，再二次封装到塑料腔体内，封装腔体必须满足全部器件的安装空间及焊接位置，导致占用较大空间，空间尺寸大，重量大，可靠性低(塑封器件自身可靠性不高导致电路整体可靠性下降)。

有鉴于此，特提出本实用新型。

发明内容

本实用新型所要解决的技术问题是：解决现有技术中先对每个晶体管芯片进行单独塑封，再二次封装到塑料腔体内，造成封装体积大、重量大、可靠性低的问题。

本实用新型的发明构思是：采用氮化铝陶瓷为基材的陶瓷封装底座，包含多个引脚、多个芯片焊接区和多个引线键合区。采用过孔及埋层工艺在中间层形成金属化层连接过孔进行电路连接，芯片焊接区采取下沉式多层错落结构，错落结构设计在空间纵向增加电绝缘的安全距离，增加了横向焊盘的可用面积。保证了电气绝缘距离的同时使得产品空间尺寸及重量明显降低。极大地减小了同类型功率产品封装尺寸，节省板上使用安装面积，节约板上整个空间。。

为此，本实用新型提供一种晶体管阵列陶瓷封装结构，如图1所示。包括第一晶体管发射级或源极引线键合区1，第一晶体管基级或栅极引线键合区2，第一晶体管芯片焊接区3，第二晶体管发射级或源极引线键合区4，第二晶体管基级或栅极引线键合区5，第二晶体管芯片焊接区6，陶瓷封装底座本体7，框体边框8，底面引脚。

所述框体边框8高于引线键合区及芯片焊接区。

所述芯片焊接区低于引线键合区，呈下沉式多层错落结构。

所述芯片焊接区、引线键合区与底面引脚之间的电气连接，采用过孔及埋层工艺在中间层与过孔间形成金属连接，所述金属为钨。

所述框体边框8采用金属化，保证封盖后器件全密封的气密性要求。

所述芯片焊接区金属化的最外层采用金属镀金工艺。

同时通过线路连接到外壳的电极上。减小了外壳的寄生阻抗，提升了产品性能。

有益效果：

(1)将分立元器件模块化，减小了电路的体积与重量。

(2)集成封装了主要晶体管，降低了用户选择电路的难度及生产成本。

(3)采用氮化铝陶瓷为基材，其导热性能优异，更加有利于芯片对外散热。

(4)具有绝缘性能好、体积小、重量轻、散热快、抗腐蚀性强、可靠性高等特点。

可以广泛用于混合集成电路、半导体功率器件等高可靠性要求的各类元器件中。

附图说明

图1为陶瓷封装底座结构示意图。

图2为推挽电路原理示意图。

图3为推挽电路产品安装结构示意图。

图4为图腾柱电路原理示意图。