[实用新型]高耐量浮游型超结MOS场效应晶体管元胞结构及晶体管

说明书

本实用新型公开一种高耐量浮游型超结MOS场效应晶体管元胞结构及其晶体管，包括N型衬底及设于N型衬底上方的多次外延结构；多次外延结构包括设于N型衬底上方的N型外延层和设置在N型外延层内的P型基区；所述P型基区下方设有多次外延P型柱，所述多次外延P型柱具有位于上段的上外延P型柱以及位于下段的下外延P型柱，所述上外延P型柱浮游于所述下外延P型柱的上方，两者间填充N型外延层，所述上外延P型柱向上延伸入所述P型基区中。本实用新型的方案的最强电场分布在所述上外延P型柱外延的下方，这将有效吸附空穴，进而改变雪崩时的电流路径，电流主要通过P柱流出器件，从而有效地避免了器件内部的寄生BJT的触发，提高器件的Eas耐压。

技术领域

本实用新型涉及MOSFET器件技术领域，尤其涉及一种高耐量浮游型超结MOS场效应晶体管元胞结构及其晶体管。

背景技术

 近年来，节能和减排成为电子信息技术领域的重要发展方向，引领了对高能效和高可靠性的MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金属-氧化物半导体场效应管）功率器件的大量需求。

 功率MOS场效应晶体管器件，即MOSFET，其原意是：MOS（Metal OxideSemiconductor金属氧化物半导体），FET（Field Effect Transistor场效应晶体管），即以金属层（M）的栅极隔着氧化层（O）利用电场的效应来控制半导体（S）的场效应晶体管。

为了打破传统功率MOS场效应晶体管器件的导通电阻的降低受击穿电压的限制，现有技术中已提出了一种具有超结结构的半导体单元，该超结结构通过连续外延生长的方式来实现减小导通状态电阻并同时保持高击穿电压，发明人对传统的超结MOSFET的应用及测试过程中，器件在非嵌位感性负载开关（UIS）测试电流路径，传统的超结MOSFET的电流路径为：n漂移区→P型基区→n+源极→接触区→表面电极；发明人在实现本实用新型的过程中发现这样的电流路径容易触发器件内部的寄生BJT（寄生晶体管导通），无法有效提高器件的Eas耐压（雪崩击穿能量）。

有鉴于此，如何解决传统的超结MOSFET存在的容易触发器件内部的寄生BJT、无法有效提高器件的Eas耐压等问题，便成为本实用新型所要研究解决的课题。

实用新型内容

本实用新型的目的是提供一种高耐量浮游型超结MOS场效应晶体管元胞结构及其晶体管，其目的是用于解决传统的超结MOSFET存在的容易触发器件内部的寄生BJT、无法有效提高器件的Eas耐压等问题，该超结MOS场效应晶体管有效地避免了器件内部的寄生BJT的触发，提高器件的Eas耐压。

 为达到上述目的，在第一方面，本实用新型采用的技术方案是：一种高耐量浮游型超结MOS场效应晶体管元胞结构，所述元胞结构包括N型衬底及设于N型衬底上方的多次外延结构；所述多次外延结构包括设于N型衬底上方的N型外延层和设置在所述N型外延层内的P型基区；所述P型基区下方设有多次外延P型柱，所述多次外延P型柱具有位于上段的上外延P型柱以及位于下段的下外延P型柱，所述上外延P型柱浮游于所述下外延P型柱的上方，两者间填充N型外延层，所述上外延P型柱向上延伸入所述P型基区中，从下到上延伸设置的多次外延P型柱的总层数为n层，其中n3，所述下外延P型柱的层数为x层，其中nx，其中第y层至第n层为所述上外延P型柱，其中n=y，y满足公式y= n-x；所述上外延P型柱与所述下外延P型柱之间存在有间隔尺寸D，间隔尺寸D与所述多次外延P型柱中各层的厚度比为7~13：10；所述P型基区的顶部设置有并列的N型源区和P型源区。

为达到上述目的，在第二方面，本实用新型采用的技术方案是：所述超结MOS场效应晶体管使用如本实用新型第一方面所述的元胞结构。

本实用新型的有关内容解释如下：