[实用新型]半导体结构

说明书

本实用新型提供了一种半导体结构。该半导体结构中，将U型沟道层设置在栅极导电层内的竖直通孔中，并将第一接触垫和第二接触垫分别设置在U型沟道层的底部和顶部，使得半导体结构整体以竖直的方式设置，实现了尺寸的缩减。并且，U型沟道层具有第一沟道层和第二沟道层，第一沟道层可用于在栅极介质层的制备过程中覆盖栅极介质层，避免栅极介质层受到刻蚀轰击而产生刻蚀损伤，有利于提高半导体结构的性能稳定性。

技术领域

本实用新型涉及半导体技术领域，特别涉及一种半导体结构。

背景技术

随着半导体技术的发展，半导体集成电路更加趋向于小尺寸设计和高密度排布。而针对越来越小尺寸的半导体结构而言，进一步缩减尺寸的难度也更大，常常会受到微影设备的解析度的限制。具体的说，在半导体制造中，所制备出的图形尺寸(例如线宽和线距等)其最小尺寸取决于微影设备的解析能力，在微影设备可获得的最小特征尺寸的限制下，难以稳定的获得小于最小特征尺寸的图形，进而限制了半导体结构的尺寸的进一步缩减。并且，针对所制备出的更小尺寸的半导体结构而言，其性能也容易受到制备工艺的影响。

实用新型内容

本实用新型的目的在于提供一种半导体结构，以缩减半导体结构的尺寸并有利于提高器件的稳定性。

为此，本实用新型提供一种半导体结构，包括：衬底；第一接触垫和第一绝缘结构，形成在所述衬底上，所述第一绝缘结构环绕在所述第一接触垫的外周；栅极导电层，形成在所述第一绝缘结构上，并在所述栅极导电层的中心还形成有竖直的通孔，所述通孔位于所述第一接触垫的上方；栅极介质层，设置在所述栅极导电层暴露于通孔的侧壁上；U型沟道层，形成在所述通孔内，所述U型沟道层包括第一沟道层和第二沟道层，所述第一沟道层设置在所述栅极介质层暴露于通孔的侧壁上，所述第二沟道层设置在所述第一沟道层的侧壁上并覆盖通孔底部的第一接触垫；以及，第二接触垫，设置在所述通孔的顶部并连接所述U型沟道层。

可选的，所述第一沟道层和所述第二沟道层的材料均包括多晶硅。

可选的，所述U型沟道层的材料包括第一掺杂类型的多晶硅，所述第一接触垫和所述第二接触垫的材料包括第二掺杂类型的多晶硅。

可选的，所述半导体结构还包括第二绝缘结构，所述第二绝缘结构填充在所述通孔中，所述第二接触垫形成在所述第二绝缘结构上。

可选的，所述第二绝缘结构的顶部位置低于所述通孔的顶部位置，所述第二接触垫填充所述通孔。

可选的，所述半导体结构还包括第一导线和第二导线，所述第一导线形成在所述第一接触垫的下方并沿着第一方向延伸，所述第二导线形成在所述第二接触垫的上方并沿着第二方向延伸。

本实用新型还提供了另一种半导体结构，包括：衬底；第一接触垫，形成在所述衬底上，并由衬底上的第一绝缘结构定义出；第三绝缘结构，形成在所述衬底上并位于所述第一接触垫和所述第一绝缘结构的上方，在所述第三绝缘结构中还具有通孔，所述通孔曝露出所述第一接触垫的顶部；第一沟道层，形成在所述通孔的侧壁位置，并界定出所述通孔的内侧壁；第二沟道层，形成在所述通孔的内侧壁上，并接触所述第一接触垫的顶部；第二绝缘结构，填充在所述通孔内，并位于所述第二沟道层上而接触所述第二沟道层的底部与侧壁；以及，栅极介质层，位于所述第一沟道层背离所述第二沟道层的外侧壁上。

可选的，所述半导体结构还包括第二接触垫，所述第二接触垫设置在所述通孔的顶部并连接所述第二沟道层。

可选的，所述半导体结构还包括间隔介质层，所述间隔介质层位于所述第一接触垫和所述第一绝缘结构的上方，并位于所述第三绝缘结构的下方，所述通孔从所述第三绝缘结构向下延伸至所述间隔介质层内以暴露出所述第一接触垫。

可选的，所述半导体结构还包括栅极导电层，所述栅极导电层形成在所述栅极介质层背离第一沟道层的侧壁上。