[实用新型]一种芯片封装体和电子装置

说明书

本申请公开了一种芯片封装体和电子装置，其中，该芯片封装体包括：第一芯板，第一芯板的一侧面上设有不平整部；粘接层，设置在不平整部上；芯片，设置在粘接层上。上述方式，本申请中的芯片封装体通过在第一芯板的一侧面上形成不平整部，以设置粘接层，从而有效增加了粘接层与第一芯板表面的粘接面积，并提升了粘接层与第一芯板之间的粘接强度，同时还延长了水汽从第一芯板与粘接层的相交界面入侵的路径，从而提升了产品的可靠性。且第一芯板上特定的表面形貌还可以有效的控制粘接层的扩散，而提升了固晶的工艺窗口。

技术领域

本申请涉及芯片封装技术领域，尤其是涉及一种芯片封装体和电子装置。

背景技术

现今，在传统的芯片封装工艺中，通常是在框架/基板上点银胶→贴装芯片→打线→离子洗→转注成型封装→切割成型。但是，由传统芯片封装工艺制得的芯片封装体，在框架与塑封料，和/或框架与银胶的相交界面通常较容易发生分层，从而导致封装产品的可靠性较差，无法在严苛条件下正常使用。

然而，目前的解决方案大多是采用可靠性更强的银胶和塑封料对芯片进行粘接、封装，以致实现成本较为高昂。

实用新型内容

本申请提供了一种芯片封装体和电子装置，以解决现有技术中的芯片封装体中框架与塑封料，和/或框架与银胶的相交界面容易分层，以致产品可靠性差，而采用可靠性更强的银胶和塑封料时，实现成本较为高昂的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装体，其中，该芯片封装体包括：第一芯板，第一芯板的一侧面上设有不平整部；粘接层，设置在不平整部上；芯片，设置在粘接层上。

其中，不平整部包括至少两个相间隔的凹槽，粘接层的部分填充在每一凹槽中。

其中，凹槽的横截面尺寸在第一方向上逐渐减小；其中，第一方向为从第一芯板面向粘接层的一侧到第一芯板背离粘接层的另一侧的方向。

其中，粘接层的横截面尺寸在第一方向上逐渐减小；其中，第一方向为从第一芯板面向粘接层的一侧到第一芯板背离粘接层的另一侧的方向。

其中，粘接层在第一芯板一侧面上的投影面积尺寸不小于不平整部的面积尺寸。

其中，粘接层和芯片在第二方向上的最大间距不大于150微米；其中，第二方向为垂直第一芯板一侧面的方向。

其中，芯片的部分贴合于第一芯板的一侧面上。

其中，芯片封装体还包括第二芯板和导电层，第二芯板与第一芯板同层间隔设置，导电层的一端连接芯片背离粘接层的一侧，其另一端连接第二芯板。

其中，芯片封装体还包括绝缘层，绝缘层覆盖在第一芯板、粘接层、芯片以及第二芯板上，且在绝缘层上形成有暴露部分芯片的第一通孔和暴露部分第二芯板的第二通孔，导电层设置在第一通孔的侧壁及底部、第二通孔的侧壁及底部以及绝缘层上，以使芯片藉由导电层连接第二芯板。

为解决上述技术问题，本申请采用的又一个技术方案是：提供一种电子装置，包括外壳和连接于外壳的芯片封装体，其中，该芯片封装体为上述任一项所述的芯片封装体。

本申请的有益效果是：区别于现有技术的情况，本申请提供的芯片封装体中的第一芯板的一侧面上设有不平整部，而粘接层设置在不平整部上，芯片又进一步设置在粘接层上，以通过在第一芯板的一侧面上形成不平整部来设置粘接层，从而有效增加了粘接层与第一芯板表面的粘接面积，并提升了粘接层与第一芯板之间的粘接强度，同时还延长了水汽从第一芯板与粘接层的相交界面入侵的路径，从而提升了产品的可靠性。且第一芯板上特定的表面形貌还可以有效的控制粘接层的扩散，而提升了固晶的工艺窗口。

附图说明