[实用新型]半导体元件

说明书

本实用新型公开了一种半导体元件，包括衬底，包括第一有源区、第一隔离区、第二有源区以及第二隔离区沿着一第一方向连续排列。第一位线位在第一有源区上。第二位线位在第二隔离区上。存储节点接触结构位在第一位线和第二位线之间，并且与第二有源区的顶面、第一隔离区的侧壁以及第二隔离区的侧壁直接接触。本实用新型之存储节点接触结构与第二有源区的顶面之间可具有较大的接触面积，因此可降低接触电阻。

技术领域

本实用新型涉及一种半导体元件，特别涉及一种包括存储节点接触结构的半导体元件。

背景技术

半导体元件应用非常广阔，其中动态随机存取存储器(dynamic random accessmemory， DRAM)属于一种挥发性存储器，包含由多个存储单元(memory cell)构成的阵列区(array area)以及由控制电路构成的周边区(peripheral area)。各个存储单元是由一个晶体管(transistor)以及与所述晶体管电连接的一个电容(capacitor)构成，由所述晶体管控制所述电容中的电荷的存储或释放，来达到存储资料的目的。控制电路通过横跨阵列区并且与各个存储单元电连接的字线(word line，WL)与位线(bit line，BL)，可定址至各个存储单元来控制各个存储单元的资料的存取。

为了缩小存储单元的尺寸而制作出具备更高集密度的芯片，存储单元的结构已朝向三维(three-dimensional)发展，例如采用埋入式字线连接(buried wordline)以及堆叠式电容(stacked capacitor)。堆叠式电容是将存储单元的电容垂直位在衬底上方，可节省电容所占据的衬底面积，还可方便地通过增加电容的电极板的高度来获得更大的电容量。目前，堆叠式电容是通过存储节点接触结构(storage node contact structure)来与制作在衬底内的晶体管电连接。本领域仍需一种可提供良好电连接品质的存储节点接触结构，以确保半导体元件的效能。

实用新型内容

本实用新型目的之一在于提供一种半导体元件，其存储节点接触结构与衬底之间具有较大的接触面积，因此可降低接触电阻，提高半导体元件的效能。

本实用新型一实施例所提供的半导体元件，包括一衬底，包括一第一有源区、一第一隔离区、一第二有源区以及一第二隔离区沿着一第一方向连续排列。一第一位线，位在所述第一有源区上。一第二位线，位在所述第二隔离区上。一存储节点接触结构，位在所述第一位线和所述第二位线之间，并且与所述第二有源区的一顶面、所述第一隔离区的一侧壁，以及所述第二隔离区的一侧壁直接接触。

本实用新型另一实施例所提供的半导体元件，包括一衬底，包括一有源区，位于两个隔离结构之间。两个埋入式字线位在所述有源区中，将所述有源区区分成一个中间部以及两个端部。一位线，位在所述中间部上。一存储节点接触结构，位在所述端部上，其中所述存储节点接触结构包括一接触部以及一插塞部。所述接触部与所述端部的一顶面、所述埋入式字线的一侧壁和所述隔离结构的一侧壁直接接触。所述插塞部位于所述接触部上，且宽度大于所述接触部的宽度。

附图说明

所附图示提供对于此实施例更深入的了解，并纳入此说明书成为其中一部分。这些图示与描述，用来说明一些实施例的原理。须注意的是所有图示均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。

图1至图9所绘示为本实用新型一实施例之半导体元件于制造期间的不同阶段的示意图，其中图1和图4为平面图。图2a、图3a、图5a、图6a、图7a、图8a、图9a分别是沿着图1或图4的AA’切线的剖面图，图2b、图3b、图5b、图6b、图7b、图8b、图9b 分别是沿着图1或图4的BB’切线的剖面图。

图10所绘为本实用新型另一实施例之半导体元件的剖面结构示意图。

其中，附图标记说明如下：

10 衬底