[发明专利]一种芯片上电检测电路、方法及FPGA芯片

说明书

本发明提供一种芯片上电检测电路，包括：内核电源模块、上电检测模块、第一IO电源模块和第二IO电源模块；所述上电检测模块包括第一电路节点、第二电路节点和第一开关单元；所述第一开关单元用于控制所述第一电路节点、第二电路节点的逻辑电平同步，并与所述上电检测模块的输出逻辑电平相反。为同步检测内核电源与IO电源上电状态提供了解决方案，能够避免在内核电源与IO电源其中存在任一个未达到正常工作电压时触发芯片启动工作，保障了芯片工作的稳定性和可靠性。本发明还提供的芯片上电检测方法、FPGA芯片具有相应优势。

技术领域

本发明属于电子电路技术领域，具体涉及一种芯片上电检测电路及相应的芯片上电检测方法、FPGA芯片。

背景技术

在集成电路系统中，电源上电的过程中，会处于不确定状态，现有技术引入上电复位电路应对不确定的状态进行复位以解决这一问题。一般芯片会存在多个电源，往往不同电源的上电会存在不同的上电时序。例如，FPGA通常需要两个电压才能运行：一个是“内核电源电压”，另一个是“IO电源电压（输入输出电压）”。每个电压通过独立的电源引脚来提供。内核电源电压，即芯片内核电源电压（本文中也可以记为VCCINT）是用来给FPGA内部的逻辑门和触发器上的电压。该电压随着FPGA的发展越来越低。内核电源电压一般是固定的，根据所用FPGA的模式来确定。IO电源电压（本文中可以记为VCCIO）是用于FPGA的输入输出模块（IO引脚）上的电压。该电压应该与其它连接到FPGA上的器件的电压匹配。当芯片内核电源和IO电源正常上电后需要给出个信号，芯片内部逻辑接收到这个信号后，开始工作。由于存在不同电源存在不同上电时序的情况，对于同一个芯片在内核电源和IO电源上电不定状态下，IO的状态会误触发，导致芯片对外引脚的数据会错误的接收和发送，FPGA芯片无法正常工作。

现有的上电复位电路设计及相应的上电检测方法一般针对单个电源可以实施上电检测及复位，没有针对内核电源电压和外部IO电源电压进行同步检测的方案。上电之初时，当外部IO电源电压较低以及内核电源电压没有达到要求时，缺乏监控措施，即使有复位电路，仍无法有效地避免IO状态误触发。因此，为了防止因不同电源上电时序不同，导致芯片输入/输出接口，以及内部逻辑状态不定的问题，亟需研究一种芯片上电检测电路及相应的芯片上电检测方法，以此进一步提高芯片在实际应用中工作的可靠性。

发明内容

本发明是为解决上述现有技术的全部或部分问题，本发明一方面提供了一种芯片上电检测电路，能够检测芯片内核电源（供电）电压VCCINT和芯片IO电源（供电）电压VCCIO是否同步完成正常上电；本发明另一方面还提供了一种芯片上电检测方法，同步检测芯片内核电源（供电）电压VCCINT和芯片IO电源（供电）电压VCCIO，并基于检测结果控制输出逻辑电平以给系统输出正常上电信号。本发明还提供了一种FPGA芯片包含本发明的芯片上电检测电路。

本发明一方面提供的一种芯片上电检测电路，包括：内核电源模块、上电检测模块、第一IO电源模块和第二IO电源模块；所述上电检测模块包括第一电路节点、第二电路节点和第一开关单元；所述内核电源模块用于内核电源上电以获得供电电压，其输出端通过第二开关单元与所述第一电路节点连接；所述第一IO电源模块和第二IO电源模块用于IO电源上电以获得供电电压，其中所述第一IO电源模块的输出端与所述第一电路节点连接，所述第二IO电源模块的输出端与所述第二电路节点连接；所述第一开关单元用于控制所述第一电路节点、第二电路节点的逻辑电平同步（同时为高电平或同时为低电平），并与所述上电检测模块的输出逻辑电平相反；（所述第一电路节点、第二电路节点的逻辑电平为高电平时，所述上电检测模块的输出逻辑电平为低电平，反之亦然）所述输出逻辑电平用于控制芯片是否启动工作。只有当VCCINT和VCCIO都正常上电，达到芯片要求的电源电压后，所述上电检测模块的输出OUT信号才会变为高电平，否则，其他任意情况，OUT信号都为低电平。系统接收这个高电平信号时，上电状态稳定，芯片可以正常工作。