[发明专利]叠置误差的校正方法及半导体元件的制备方法

权利要求书

1.一种叠置误差的校正方法，包括：

基于一第一叠置标记产生一第一叠置误差，其中该第一叠置误差指示该第一叠置标记一下部图案和一上部图案之间的一错位；以及

因应于检测该第一叠置错误的一异常：

基于一第二叠置标记产生一第二叠置误差；以及

根据该第二叠置误差，确定该第一叠置误差的该异常是否由该下部图案和该上部图案之间的该错位引起。

2.如权利要求1所述的校正方法，其中该第二叠置标记包括设置在一基底一第一表面上的一第一图案和设置在该基底一第二表面上的一第二图案，并且其中该基底的该第一表面与该基底的该第二表面相对。

3.如权利要求2所述的校正方法，其中该第二图案与该上部图案位于相同的水平层面。

4.如权利要求2所述的校正方法，其中该第二图案至少与该第一图案重叠。

5.如权利要求2所述的校正方法，其中该第一图案的一轮廓和该第二图案一轮廓在一平面视图中等形。

6.如权利要求2所述的校正方法，其中该下部图案与该上部图案不重叠。

7.如权利要求1所述的校正方法，还包括：

测定该第二叠置误差是否异常，并确定该下部图案与该上部图案是否错位。

8.如权利要求1所述的校正方法，其中该第一叠置误差和该第二叠置误差被共用，以确定该第一叠置误差的该异常是否是由晶圆的翘曲引起。

9.一种半导体元件的制备方法，包括：

提供一基底，具有一第一表面和其相对的一第二表面；

在该基底的该第一表面上形成一第一图案；

在该基底的该第二表面上形成一第二图案；

形成一中间结构以覆盖该第二图案；

在该基底的该第二表面上形成一第三图案，其中该第二图案和该第三图案共同定义一第一叠置误差；以及

在该基底的该第二表面上形成一第四图案，其中该第一图案和该第四图案共同定义一第二叠置误差。

10.如权利要求9所述的制备方法，其中该第一图案的一轮廓和该第四图案的一轮廓等形。

11.如权利要求9所述的制备方法，其中形成该第一图案包括：

在该基底的该第一表面上形成一层；以及

对该层进行图案化处理以形成一第一图案。

12.如权利要求9所述的制备方法，其中形成该第一图案包括：

去除该基底的一部分，形成从该基底该第一表面凹陷的一凹槽，其中该凹槽做为该第一图案。

13.如权利要求9所述的制备方法，其中形成该第一图案包括：

在该基底的该第一表面上形成一层；以及

移除该层的一部分以形成一凹槽，其中该凹槽做为该第一图案。