[发明专利]功率器件用终端结构及制备方法

说明书

本发明涉及一种功率器件用终端结构及制备方法。其在终端区域内，沿主结指向第二导电类型VLD区域的方向上，包括耗尽截止环，其中，耗尽截止环在终端区域内至少分布于第二导电类型VLD区域；对任一耗尽截止环，包括若干间隔分布的耗尽截止槽，耗尽截止槽的槽底位于第二导电类型VLD区域的下方；对任一耗尽截止槽，包括填充于所述耗尽截止槽内的槽内导电多晶硅以及覆盖耗尽截止槽内壁的槽内低介电绝缘体，槽内导电多晶硅通过槽内低介电绝缘体与所在耗尽截止槽的内壁绝缘隔离。本发明能有效避免VLD区域的表面击穿，消除主结外围以及由于受产线机台注入剂量的偏差对击穿电压的影响，提高终端的可靠性。

技术领域

本发明涉及一种终端结构及制备方法，尤其是一种功率器件用终端结构及制备方法。

背景技术

功率半导体器件广泛应用于汽车、电源、电机驱动器等领域，是电力电子电路中的核心器件。传统的VLD(Varied Lateral Doping，横向变掺杂终端)横向结终端结构，表面注入剂量偏低，在无场板保护下，受工艺线引入电荷影响较大。

但受产线机台注入剂量的偏差，会使得终端VLD受影响，注入剂量发生偏差，使得实际流片的终端可靠性不佳，耐压不足。高温时，由于漏电增大，最大场强位置变化，使得终端受产线注入剂量的偏差，耐压不稳定，可靠性变差，难以满足功率器件终端结构的需求。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种功率器件用终端结构及制备方法，其能有效避免VLD区域的表面击穿，消除主结外围以及由于受产线机台注入剂量的偏差对击穿电压的影响，提高终端的可靠性。

按照本发明提供的技术方案，所述功率器件用终端结构，包括第一导电类型衬底、制备于所述第一导电类型衬底内的主结以及制备于第一导电类型衬底终端区域内的第二导电类型VLD区域，第二导电类型VLD区域与主结接触并向远离主结的方向延伸；

在终端区域内，沿主结指向第二导电类型VLD区域的方向上，包括若干周期性排布的耗尽截止环，其中，耗尽截止环在终端区域内至少分布于第二导电类型VLD区域，耗尽截止环均环绕包围主结，且耗尽截止环间相互平行；

对任一耗尽截止环，包括若干间隔分布的耗尽截止槽，耗尽截止槽的槽底位于第二导电类型VLD区域的下方；

所有耗尽截止环内耗尽截止槽的分布位置正对应；

对任一耗尽截止槽，包括填充于所述耗尽截止槽内的槽内导电多晶硅以及覆盖耗尽截止槽内壁的槽内低介电绝缘体，槽内导电多晶硅通过槽内低介电绝缘体与所在耗尽截止槽的内壁绝缘隔离。

在终端区域内，耗尽截止环还分布于第二导电类型VLD区域的外侧，其中，

耗尽截止环位于耐压截止环的内侧，耐压截止环位于终端区域内的外圈，相邻的耗尽截止环间呈等间距分布。

耐压截止环与耐压截止环金属欧姆接触；

在终端区域内，不同耗尽截止环间的槽内导电多晶硅依次串接，以形成多晶硅串接体，耐压截止环金属与多晶硅串接体的一端电连接，多晶硅串接体的另一端与有源区金属电连接。

在第一导电类型衬底终端区域上设置介质氧化层，其中，

所述介质氧化层覆盖耗尽截止环，在介质氧化层上设置螺旋分布的槽外导电多晶硅层，槽外导电多晶硅层与耗尽截止槽相应的槽内导电多晶硅接触，以将不同耗尽截止环间的槽内导电多晶硅依次串接形成多晶硅串接体。

对介质氧化层，设置若干贯通所述介质氧化层的介质氧化层接触孔，槽外导电多晶硅层通过介质氧化层接触孔与耗尽截止环内的槽内导电多晶硅接触；

槽外导电多晶硅层通过绝缘介质层压盖在介质氧化层上，耐压截止环金属以及有源区金属均支撑在绝缘介质层上。

所述耐压截止环采用超结结构，其中，