[发明专利]具有高相对介电常数层的集成高压电子器件

说明书

本申请公开了具有高相对介电常数层的集成高压电子器件。一种磁性组件(110)包括具有核心介电层(161)、介电堆叠层(162、163、164、165)、高介电常数介电层(181、182)以及第一和第二图案化导电特征(109、111)的多层级层压或金属化结构(112)，介电堆叠层(162、163、164、165)具有第一相对介电常数，高介电常数介电层(181、182)在第一图案化导电特征(109)和介电堆叠层(162)或核心介电层(161)中的一个之间延伸并与其接触，高介电常数介电层(181、182)具有第二相对介电常数，并且第二相对介电常数至少是第一相对介电常数的1.5倍，以减轻隔离产品中的介电击穿。

背景技术

集成磁性组件和电路的变压器绕组、电感器和电容器可能遭受介电击穿，特别是在诸如层压隔离、硅电容器和电感器隔离技术的高电压隔离产品中。击穿可能是由于金属结构拐角处的高电场抑制了电压电势而引起的。通过增加电压节点之间的间距可以缓解介电击穿，但这种方法会导致更大的器件设计。另一种方法是改变导体的曲率，但这受到制造工艺能力的限制。

发明内容

一方面，一种电子器件包括封装结构和封装结构中的磁性组件。该磁性组件包括多层级层压或金属化结构，该多层级层压或金属化结构具有核心介电层、介电堆叠层、高介电常数介电层和图案化导电特征。该介电堆叠层具有第一相对介电常数。导电特征形成在介电堆叠层中的相应的一个或一对上或之间的金属层中。高介电常数介电层在第一图案化导电特征和介电堆叠层或核心介电层中的一个之间延伸并与其接触。高介电常数介电层具有第二相对介电常数，该第二相对介电常数至少是第一相对介电常数的1.5倍。

另一方面，一种磁性组件包括具有核心介电层、介电堆叠层、高介电常数介电层和图案化导电特征的多层级层压或金属化结构。该介电堆叠层具有第一相对介电常数。导电特征形成在介电堆叠层中的相应的一个或一对上或之间的金属层中。高介电常数介电层在第一图案化导电特征和介电堆叠层或核心介电层中的一个之间延伸并与其接触。高介电常数介电层具有第二相对介电常数，该第二相对介电常数至少是第一相对介电常数的1.5倍。

在另一方面，一种制造电子器件的方法包括制造磁性组件，该磁性组件包括核心介电层、具有第一相对介电常数的介电堆叠层、具有第二相对介电常数的高介电常数介电层以及形成在介电堆叠层中的相应的一个或一对上或之间的金属层中的第一图案化导电特征和第二图案化导电特征，其中，高介电常数介电层在第一图案化导电特征和介电堆叠层或核心介电层中的一个之间延伸并与其接触，并且第二相对介电常数至少是第一相对介电常数的1.5倍。该方法还包括将磁性组件附接到支撑结构，将第一半导体管芯附接到第一管芯附接焊盘，将第二半导体管芯附接到第二管芯附接焊盘，执行电连接处理，该电连接处理将第一半导体管芯和第一图案化导电特征耦合在第一电路中，并将第二半导体管芯和第二图案化导电特征耦合第二电路中，以及执行模制处理，该模制处理将磁性组件、第一和第二管芯附接焊盘以及第一和第二半导体管芯包封在封装结构中。

附图说明

图1是封装电子器件的底部透视图，该封装电子器件包括带有具备线圈绕组和高介电常数层的多层层压堆叠的磁性组件。

图1A是图1的磁性组件的底部透视图。

图1B是沿图1A的线1B-1B截取的磁性组件的局部截面端视图。

图2是制造电子器件方法的流程图。

图3-图13是根据图2方法制造的图1的封装电子器件的局部截面端立面图。

图14是封装电子器件的底部透视图，该封装电子器件包括带有具备线圈绕组和高介电常数层的磁性组件的半导体管芯的多层金属化结构。

图14A是图14的磁性组件的底部透视图。

图14B是沿着图14A的线14B-14B截取的磁性组件的局部截面端视图。