[发明专利]半导体结构、半导体结构的制造方法及芯片

权利要求书

1.一种半导体结构，其特征在于，包括：

半导体衬底，用于在其表面形成有源区和场区，所述有源区用于生长器件，所述场区用于将有源区隔离成不同的部分；

第一MOS管，生长于所述有源区中，包括：源极、漏极及栅极，所述源极和漏极之间设有隔离层，所述隔离层为所述场区的一部分，所述栅极位于所述隔离层的上方，所述源极、漏极及隔离层形成MOM电容；

所述源极和漏极分别连接至半导体衬底上，所述栅极连接至上方的电源网络上；

物理单元，生长于所述有源区中，且与所述第一MOS管隔离设置，所述物理单元的一端与所述电源网络连接，所述物理单元的另一端连接至所述半导体衬底。

2.根据权利要求1所述的半导体结构，其特征在于，所述物理单元为去耦单元。

3.根据权利要求2所述的半导体结构，其特征在于，所述去耦单元，由生长于所述有源区的第二MOS管形成。

4.根据权利要求2所述的半导体结构，其特征在于，所述第二MOS管为PMOS管，生长所述第二MOS管的有源区为N阱区域。

5.根据权利要求4所述的半导体结构，其特征在于，所述半导体衬底为P型衬底，所述P型衬底连接至接地点。

6.一种半导体结构的制造方法，其特征在于，所述方法包括：

提供一半导体衬底；

在所述半导体衬底上形成有源区和场区，所述场区用于将有源区隔离成不同的部分；

在所述有源区形成第一MOS管及物理单元，并分别通过上下层间互联至上方的电源网络上；

将所述电源网络通过所述物理单元接入半导体衬底上；

在半导体刻蚀工艺中，将电源网络累积的电荷离子通过物理单元泄放至所述半导体衬底。

7.根据权利要求6所述的抑制芯片电源网络天线效应的设计方法，其特征在于，所述方法还包括：在所述将所述电源网络通过所述物理单元接入半导体衬底上之前、之后或同时，将所述半导体衬底接入接地点；

所述在半导体刻蚀工艺中，将电源网络累积的电荷离子通过所述物理单元泄放至所述半导体衬底包括：在半导体刻蚀工艺中，将电源网络累积的电荷离子通过物理单元泄放至所述半导体衬底之后，将电荷离子释放至接地点。

8.根据权利要求6所述的抑制芯片电源网络天线效应的设计方法，其特征在于，所述物理单元为去耦单元。

9.根据权利要求8所述的抑制芯片电源网络天线效应的设计方法，其特征在于，所述去耦单元由PMOS管构成的电容形成。

10.一种芯片，其特征在于，包括：半导体衬底，用于在其表面形成有源区和场区，所述有源区用于生长器件，所述场区用于将有源区隔离成不同的部分；

第一MOS管，生长于所述有源区中，包括：源极、漏极及栅极，所述源极和漏极之间设有隔离层，所述隔离层为所述场区的一部分，所述栅极位于所述隔离层的上方，所述源极、漏极及隔离层形成MOM电容；

所述源极和漏极分别连接至半导体衬底上；

电源网络，所述电源网络位于所述第一MOS管上方，且所述电源网络一端连接于所述MOS管的栅极；

物理单元，生长于所述有源区中，且与所述第一MOS管隔离设置，所述物理单元的一端与所述电源网络连接，所述物理单元的另一端连接至所述半导体衬底。