[发明专利]一种高PSRR双环路LDO电路

权利要求书

1.一种高PSRR双环路LDO电路，其特征在于：包括误差放大器、频率补偿电路、快速瞬态响应电路以及功率模块；

误差放大器，其两个输入端分别连接有参考电压V_REF和输出电压V_out，输出端分别连接于频率补偿电路和快速瞬态响应电路的输入端，用于比较参考电压V_REF和输出电压V_out的压差，并对功率管做出调整；

频率补偿电路，用于对整体电路的高频信号进行补偿，保持在高频下电路的稳定；

快速瞬态响应电路，用于在负载变化时进行快速调节，提高电路的瞬态响应能力，减小输出电压稳定时间；

功率模块，连接于频率补偿电路和快速瞬态响应电路的输出端，用于驱动大电流。

2.根据权利要求1所述的一种高PSRR双环路LDO电路，其特征在于：所述功率模块设置为PMOS管。

3.根据权利要求1所述的一种高PSRR双环路LDO电路，其特征在于：包括PMOS管PM1～PMOS管PM12、NMOS管NM1～NMOS管NM8、电容C1～电容C5以及电阻R1～电阻R11；

其中，误差放大器包括PMOS管PM2～PMOS管PM5、NMOS管NM1、NMOS管NM2、NMOS管NM4、NMOS管NM5以及NMOS管NM10；

频率补偿电路和快速瞬态响应电路构成的整体包括PMOS管PM1和PMOS管PM6～PMOS管PM12、NMOS管NM3～NMOS管NM8、电容C1～电容C5以及电阻R1～电阻R4以及电阻R7～电阻R11。

4.根据权利要求3所述的一种高PSRR双环路LDO电路，其特征在于：所述PMOS管PM1～PMOS管PM12均设置为单极型PMOS管，NMOS管NM1～NMOS管NM8均设置为单极型NMOS管。

5.根据权利要求3所述的一种高PSRR双环路LDO电路，其特征在于：所述误差放大器中，PMOS管PM2的栅极连接PMOS管PM3的栅极，源极连接VDD，漏极连接NMOS管NM3的漏极；

PMOS管PM3的栅极连接PMOS管PM2的栅极，源极连接VDD，漏极连接NMOS管NM1的漏极；

PMOS管PM4的栅极连接PMOS管PM5的栅极，源极连接VDD，漏极连接NMOS管NM2的漏极；

PMOS管PM5的栅极连接PMOS管PM6的栅极，源极连接VDD，漏极连接NMOS管NM6的漏极；

NMOS管NM1的栅极连接偏置电压V_bn1，源极连接NMOS管NM4的漏极，漏极连接PMOS管PM3的漏极；

NMOS管NM2的栅极连接NMOS管NM1的栅极和偏置电压V_bn1,源极连接NMOS管NM5的漏极，漏极连接PMOS管PM4的漏极。

6.根据权利要求3所述的一种高PSRR双环路LDO电路，其特征在于：所述频率补偿电路和快速瞬态响应电路构成的整体中，PMOS管PM1的栅极连接参考电压V_REF，源极连接VDD，漏极连接电容C1的一端；

PMOS管PM6的栅极连接输出电压V_out，源极连接VDD，漏极连接电容C2的一端；

PMOS管PM7的栅极连接PMOS管PM8的栅极和PMOS管PM9的漏极，源极连接电阻R7的一端，漏极连接PMOS管PM9的源极；

PMOS管PM8的栅极连接PMOS管PM7的栅极，源极连接电阻R8的一端，漏极连接电阻PMOS管PM10的源极；

PMOS管PM9的栅极连接PMOS管PM10的栅极，源极连接PMOS管PM7的漏极，漏极连接NMOS管NM7的漏极；

PMOS管PM10的栅极连接PMOS管PM9的栅极，源极连接PMOS管PM8的漏极，漏极连接NMOS管NM8的漏极；

PMOS管PM11的栅极连接电容C5和电阻R9的一端，源极连接电源VDD，漏极连接PMOS管PM12的源极；

PMOS管PM12的栅极连接电容C5的另一端，源极连接PMOS管PM11的漏极，漏极连接电阻R10的一端；

NMOS管NM3的栅极连接NMOS管NM1的漏极和电阻R5的一端，漏极连接PMOS管PM2的漏极，源极连接电阻R1的一端和电容C3的一端；

NMOS管NM4的栅极连接电阻R5的另一端和NMOS管NM5的栅极，漏极连接NMOS管NM1的源极，源极连接电阻R2的一端；

NMOS管NM5的栅极连接电阻R6的一端，漏极连接NMOS管NM2的源极，源极连接电阻R3的一端；

NMOS管NM6的栅极连接电阻R6的另一端，漏极连接PMOS管PM5的漏极一端，源极连接电阻R4的一端；

NMOS管NM7的栅极连接NMOS管NM8的栅极和偏置电压值V_bn1，漏极连接PMOS管PM9的漏极，源极连接PMOS管PM5的漏极和NMOS管NM6的漏极；

NMOS管NM8栅极连接NMOS管NM7的栅极，漏极连接PMOS管PM10的漏极和PMOS管PM12的栅极,源极连接PMOS管PM2的漏极和NMOS管NM3的漏极；

电容C1的一端连接PMOS管PM1的漏极，另一端连接PMOS管PM2的漏极；电容C2的一端连接PMOS管PM6的漏极，另一端连接PMOS管PM5的漏极；电容C3的一端连接NMOS管NM3的源极，另一端连接输出电压V_out；电容C4的一端连接PMOS管PM8的源极，另一端连接输出电压V_out，电容C5的一端连接PMOS管PM11的栅极，另一端连接PMOS管PM12的栅极；

电阻R5的一端连接NMOS管NM3的栅极，另一端连接NMOS管NM4的栅极；电阻R6的一端连接NMOS管NM5的栅极，另一端连接NMOS管NM6的栅极；电阻R9的一端连接PMOS管PM11的栅极，另一端连接地GND；电阻R10的一端连接PMOS管PM12的漏极，另一端连接输出电压V_out和电阻R11的一端；电阻R11的另一端连接地GND。