[发明专利]一种高压输入级差分对管保护电路

说明书

本发明公开一种高压输入级差分对管保护电路，所述差分对管包括共源极连接的第一PMOS管V1和第二PMOS管V2；还包括第一NMOS管Q1、第二NMOS管Q2、第三PMOS管Q3和第四PMOS管Q4，其中，V1和V2的共源极端还分别连接Q1的栅极、Q2的栅极、Q3的栅极、Q4的栅极，Q1的源极分别连接V2的栅极、Q3的源极，Q2的源极分别连接V1的栅极、Q4的源极；且Q1的漏极连接输入正端，Q2的漏极连接输入负端。此种保护电路结构简单，能够在输入压差过大时实现对差分对管的保护，并且能够避免漏电现象的产生。

技术领域

本发明属于高压电路技术领域，特别涉及一种高压输入级差分对管保护电路。

背景技术

比较器和运算放大器经常会使用差分对管结构进行电路设计，差分对管的电路结构可参考图1，通常包括两个MOS管V1、V2，MOS管可以是PMOS管或NMOS管，图中所示以PMOS管为例，V1、V2的源极连接于A点，另有电流源也连接该A点。

由于在通常情况下，薄栅氧工艺制作的MOS管栅极和源/漏极之间的耐压不可以超过5.5V，而在高压比较器和高压运放的使用场景中有可能输入之间的压差较大，会导致差分对MOS管栅极和源/漏极之间的电压超过5V，因此需要设计差分对管的保护电路。

中国专利申请号201510314651.2公开一种差分对管的保护电路，包括二极管回路和两个NMOS管M1、M2，其中，M1的源极和M2的源极共同连接至A点，M1的源极分别与V1的栅极、二极管回路相耦接，M1的漏极连接输入正端V_in+，M2的源极分别与V2的栅极、二极管回路相耦接，M2的漏极连接输入负端V_in-。该发明通过在PMOS管差分对管的保护电路中采用NMOS管，在NMOS管差分对管的保护电路中采用PMOS管，正常工作时，V_in+和V_in-的电压很接近，两个NMOS/PMOS管处于线性状态，相当于两个电阻，当V_in+和V_in-的电压相差较大时，其中一个NMOS/PMOS管Vgs下降，处于截止状态，相当于电阻变大，能更好地保护差分对管。

以上专利申请通过一对开关和一对背靠背二极管进行输入级差分对管保护，但是存在着一个问题，当输入差分电压过大时，二极管导通，会将差分对管之间的电压箝位在0.6V左右，但有可能会存在两输入之间的电流通路，导致输入偏置电流变大，且两输入电流偏移方向相反，有待改进。

发明内容

本发明的目的，在于提供一种高压输入级差分对管保护电路，结构简单，能够在输入压差过大时实现对差分对管的保护，并且能够避免漏电现象的产生。

为了达成上述目的，本发明的解决方案是：

一种高压输入级差分对管保护电路，所述差分对管包括共源极连接的第一PMOS管和第二PMOS管，且所述共源极还连接有电流源；还包括第一NMOS管、第二NMOS管、第三PMOS管和第四PMOS管，其中，第一PMOS管和第二PMOS管的共源极端还分别连接第一NMOS管的栅极、第二NMOS管的栅极、第三PMOS管的栅极、第四PMOS管的栅极，第一NMOS管的源极分别连接第二PMOS管的栅极、第三PMOS管的源极，第二NMOS管的源极分别连接第一PMOS管的栅极、第四PMOS管的源极；且第一NMOS管的漏极连接输入正端，第二NMOS管的漏极连接输入负端。

还包括电阻，该电阻的一端连接第一PMOS管和第二PMOS管的共源极端，另一端分别连接第一NMOS管的栅极、第二NMOS管的栅极、第三PMOS管的栅极和第四PMOS管的栅极。