[发明专利]一种高压输入级差分对管保护电路

权利要求书

1.一种高压输入级差分对管保护电路，所述差分对管包括共源极连接的第一PMOS管和第二PMOS管，且所述共源极还连接有电流源；其特征在于：还包括第一NMOS管、第二NMOS管、第三PMOS管和第四PMOS管，其中，第一PMOS管和第二PMOS管的共源极端还分别连接第一NMOS管的栅极、第二NMOS管的栅极、第三PMOS管的栅极、第四PMOS管的栅极，第一NMOS管的源极分别连接第二PMOS管的栅极、第三PMOS管的源极，第二NMOS管的源极分别连接第一PMOS管的栅极、第四PMOS管的源极，第三PMOS管的漏极与第四PMOS管的漏极连接，并共同接地；且第一NMOS管的漏极连接输入正端，第二NMOS管的漏极连接输入负端。

2.如权利要求1所述的高压输入级差分对管保护电路，其特征在于：还包括电阻，该电阻的一端连接第一PMOS管和第二PMOS管的共源极端，另一端分别连接第一NMOS管的栅极、第二NMOS管的栅极、第三PMOS管的栅极和第四PMOS管的栅极。

3.如权利要求1所述的高压输入级差分对管保护电路，其特征在于：还包括第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管和第四NMOS管，其中，第五PMOS管的栅极与漏极短接，并连接第一PMOS管和第二PMOS管的共源极端，第五PMOS管的源极分别连接第一NMOS管的栅极、第二NMOS管的栅极、第三PMOS管的栅极、第四PMOS管的栅极；第六PMOS管与第七PMOS管共源极连接，并共同连接至第五PMOS管栅极与漏极的短接点；第六PMOS管的栅极连接至第一PMOS管的栅极，第七PMOS管的栅极连接至第二PMOS管的栅极；第三NMOS管的栅极与漏极短接，并共同连接至第六PMOS管的漏极；第四NMOS管的栅极与漏极短接，并共同连接至第七PMOS管的漏极；第三NMOS管和第四NMOS管共源极连接并接地。

4.一种高压输入级差分对管保护电路，所述差分对管包括共源极连接的第一NMOS管和第二NMOS管，且所述共源极还通过电流源接地；其特征在于：还包括第一PMOS管、第二PMOS管、第三NMOS管和第四NMOS管，其中，第一NMOS管和第二NMOS管的共源极端还分别连接第一PMOS管的栅极、第二PMOS管的栅极、第三NMOS管的栅极、第四NMOS管的栅极，第一PMOS管的源极分别连接第二NMOS管的栅极、第三NMOS管的源极，第二PMOS管的源极分别连接第一NMOS管的栅极、第四NMOS管的源极，第三NMOS管的漏极与第四NMOS管的漏极连接，并共同连接至电源；且第二PMOS管的漏极连接输入正端，第一PMOS管的漏极连接输入负端。

5.如权利要求4所述的高压输入级差分对管保护电路，其特征在于：还包括电阻，该电阻的一端连接第一NMOS管和第二NMOS管的共源极端，另一端分别连接第一PMOS管的栅极、第二PMOS管的栅极、第三NMOS管的栅极和第四NMOS管的栅极。

6.如权利要求4所述的高压输入级差分对管保护电路，其特征在于：还包括第五NMOS管、第六NMOS管、第七NMOS管、第三PMOS管和第四PMOS管，其中，第五NMOS管的栅极与漏极短接，并连接第一NMOS管和第二NMOS管的共源极端，第五NMOS管的源极分别连接第一PMOS管的栅极、第二PMOS管的栅极、第三NMOS管的栅极、第四NMOS管的栅极；第六NMOS管与第七NMOS管共源极连接，并共同连接至第五NMOS管栅极与漏极的短接点；第六NMOS管的栅极连接至第一NMOS管的栅极，第七NMOS管的栅极连接至第二NMOS管的栅极；第三PMOS管的栅极与漏极短接，并共同连接至第六NMOS管的漏极；第四PMOS管的栅极与漏极短接，并共同连接至第七NMOS管的漏极；第三PMOS管和第四PMOS管共源极连接并接地。