[发明专利]一种efuse结构及其制备工艺

说明书

本申请实施例提供了一种efuse结构及其制备工艺，因为硅有良好的导热系数，所以通过在熔丝底部生长成大尺寸多晶硅作为电流通过熔丝的散热板，抑制热熔断产生，同时通过部分多晶硅进行硅化，另一部分多晶硅通过第三氧化硅层进行遮盖以避免在有第三氧化硅层进行生长熔丝，通过电迁移控制管提供合适电压，以达到合适电流产生电迁移烧断模式的efuse结构。

技术领域

本申请各实施例属于半导体技术领域，更具体地，涉及一种efuse结构及其制备工艺。

背景技术

efuse结构在芯片电路设计中作为一次性可编程存储器广泛使用，通过运用efuse技术，允许计算机芯片的动态实时重新编程，当需要对efuse结构进行编写操作时，需要控制管提供高电压，以便通过较大电流将efuse结构熔断，变成断路，以得到较大电阻值，通过efuse结构熔断前后的电阻值对比产生不同电平进行编写操作。

efuse结构目前有两种烧断模式，一种是热熔断模式，另一种是电迁移模式，热熔断模式控制管提供较高电压，以便通过较大电流达到高热量把efuse结构熔断，变成断路。电迁移模式，电迁移控制管提供合适电压，以达到合适电流，因为电子迁移原理，会形成空洞，变成短路，这样会导致电阻变大。

通过熔断模式将efuse结构熔断后，efuse结构稳定性差，因为大电流转化热能造成的熔断丝(efuse link)炸裂情况不稳定，所以在开发过程中找到合适的电流条件和熔断后的电阻值是很难的；热熔断efuse结构可靠性差，因为熔断丝炸裂后可能因为环境变化，熔断丝出现再次连接，导致高阻值降低，导致出现失效单元。热熔断模式控制管面积大：因为需要大电流，所以热熔断模式控制管需要宽长比大的MOS器件，这样整个Efuse结构面积会增大。

发明内容

为了解决或者缓解上述现有技术中存在部分或者全部技术问题。

本申请实施例提供了一种efuse结构，包括：晶圆，多晶硅和熔丝；

所述晶圆中设置有沟槽，所述沟槽中填充有第一氧化硅层；

所述晶圆上表面从下到上依次设置有第二氧化硅层和多晶硅层，所述第二氧化硅层和多晶硅层的宽度相同，且均小于所述晶圆上表面的宽度；

所述第二氧化硅层和多晶硅层的侧面设置有侧墙；

在所述侧墙外表面，晶圆上表面及多晶硅部分上表面设置有第三氧化硅层；

在所述多晶硅上表面无第三氧化硅的区域设置有熔丝。

作为本申请一优选实施例，所述熔丝为P型多晶硅金属硅化电阻。

作为本申请一优选实施例，所述熔丝设置在所述多晶硅层中央位置。

作为本申请一优选实施例，所述多晶硅层的宽度为熔丝宽度的两倍。

作为本申请一优选实施例，所述第二氧化硅层，第三氧化硅层，多晶硅层和熔丝设置在第一氧化硅层正上方。

作为本申请一优选实施例，所述第一氧化硅层，所述第二氧化硅层，第三氧化硅层，多晶硅层和熔丝的中心点处于同一轴线上。

作为本申请一优选实施例，所述熔丝上表面低于所述第三氧化硅层上表面。

作为本申请一优选实施例，所述多晶硅层的上表面的宽度为熔丝宽度的3倍。