[发明专利]插塞缺陷检测结构、存储器及插塞缺陷检测方法

说明书

本发明提供了一种插塞缺陷检测结构、存储器及插塞缺陷检测方法，包括：衬底、至少两个检测有源区、至少两个检测栅极以及至少两个检测插塞，所述衬底包括冗余区，所述检测有源区形成于所述冗余区中，每个所述检测栅极跨越一个或者两个所述检测有源区，且每个所述检测栅极上方形成有一个所述检测插塞，所述检测插塞位于所述检测栅极与所述检测有源区相交处，缩短所述冗余区上的所述检测栅极的长度，利用电子束扫描的方式获得所有所述插塞的电压衬度图像，根据灰度值判断所述插塞是否出现缺陷，避免所述检测栅极引入误差，提高插塞缺陷检测的精度。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种插塞缺陷检测结构、存储器及插塞缺陷检测方法。

背景技术

静态随机存储器(Static Random Access Memory，SRAM)是随机存储器的一种，它是一种具有静止存取功能的存储器，不需要刷新电路即能保存内部数据。随着半导体器件尺寸的不断减小，在28nm以下的静态随机存储器结构中，检测栅极与有源区一般采用一个共享插塞进行电性连接，以减小器件的尺寸。但是所述共享插塞在形成时容易出现叠层对准、曝光失焦等问题，在器件尺寸及工艺窗口较小的情况下很容易出现大面积的接触不良甚至失效，现有的插塞检测方法很难准确检测出共享插塞的缺陷。

发明内容

本发明的目的在于提供一种插塞缺陷检测结构及检测方法，以解决现有共享插塞缺陷难以准确检测的问题。

为了达到上述目的，本发明提供了一种插塞缺陷检测结构，包括：

衬底、至少两个检测有源区、至少两个检测栅极以及至少两个检测插塞，所述衬底包括冗余区，所述检测有源区形成于所述冗余区中，每个所述检测栅极跨越一个或者两个所述检测有源区，且每个所述检测栅极上方形成有一个所述检测插塞，所述检测插塞位于所述检测栅极与所述检测有源区相交处。

可选的，所述检测栅极跨越一个所述检测有源区，同一条所述检测有源区上的所述检测插塞位于所述检测栅极的同侧，相邻的所述检测有源区上的所述检测插塞位于所述检测栅极的异侧。

可选的，所述检测栅极与两个所述检测有源区电性连接，相邻的所述检测栅极上的所述检测插塞位于不同的所述检测有源区上。

可选的，相邻的所述检测栅极上的所述检测插塞位于所述检测栅极的异侧。

可选的，还包括：

侧墙，所述侧墙覆盖所述检测栅极的侧壁。

基于同一发明构思，本发明还提供一种存储器，包括上述插塞缺陷检测结构。

可选的，所述衬底还包括器件区，还包括：存储有源区、存储栅极及插塞，所述存储有源区位于所述器件区中，每个所述存储栅极跨越至少三个所述存储有源区，所述插塞位于所述存储栅极与所述存储有源区相交处。

局域同一发明构思本发明还提供一种插塞缺陷检测方法，采用上述插塞缺陷检测结构检测插塞。

可选的，包括：

使用电子束扫描所述插塞缺陷检测结构，获得每个所述检测插塞的电压衬度以构成电压衬度图像；

将所述电压衬度图像与标准图像进行对比，若所述电压衬度图像内某一所述检测插塞对应的电压衬度的灰度值大于所述标准图像的灰度值，则将该所述检测插塞标记为缺陷。

可选的，所述标准图像为所述检测插塞与所述检测栅极及所述检测有源区均电性连接时进行电子束扫描得到的电压衬度图像。