[发明专利]半导体结构的制作方法以及半导体结构

说明书

本申请提供了一种半导体结构的制作方法以及半导体结构。该方法包括：提供基底，基底包括衬底、第一金属层以及第一隔离结构；在基底的裸露表面上形成间隔设置的多个叠层结构，任意两个相邻的叠层结构之间形成第一凹槽，一个叠层结构包括依次层叠的第一阻挡层、第二金属层以及第二阻挡层；去除第二阻挡层并在多个第一凹槽中形成一一对应的多个第二隔离结构；在多个第二隔离结构以及第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层，第三金属层与第二金属层的材料相同。该方法避免了现有技术中在形成RDL层填充金属时容易形成空洞而影响半导体结构性能的问题。

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种半导体结构的制作方法以及半导体结构。

背景技术

随着集成电路的功能越来越强、性能和集成度越来越高，随着集成电路特征尺寸达到纳米级，隔离结构之间的间距也越来越小，形成RDL（Re-Distribution Layer，重新布线层）层时，在隔离结构之间以及隔离结构的表面填充金属层，容易导致填充不足，在金属层中形成孔洞，影响阻值，且后续刻蚀金属层表面的钝化层，凹槽的侧壁会有钝化层残留，影响后续WAT（Wafer Acceptance Test，晶圆接受测试）测试探针的使用寿命。

因此，亟需一种避免在形成RDL层填充金属时容易形成空洞的方法。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体结构的制作方法以及半导体结构，以解决现有技术中在形成RDL层时容易形成空洞而影响半导体结构性能的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，包括：提供基底，所述基底包括衬底、第一金属层以及第一隔离结构，所述第一金属层位于所述衬底的表面上，多个间隔设置的所述第一隔离结构贯穿在所述第一金属层中，且与所述衬底接触；在所述基底的裸露表面上形成间隔设置的多个叠层结构，任意两个相邻的所述叠层结构之间形成第一凹槽，所述第一凹槽使得所述第一隔离结构以及所述第一隔离结构两侧的部分所述第一金属层的远离所述衬底的表面裸露，一个所述叠层结构包括依次层叠的第一阻挡层、第二金属层以及第二阻挡层；去除所述第二阻挡层并在多个所述第一凹槽中形成一一对应的多个第二隔离结构；在多个所述第二隔离结构以及所述第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层，所述第三金属层与所述第二金属层的材料相同。

进一步地，在所述基底的裸露表面上形成间隔设置的多个叠层结构，包括：在所述基底的裸露表面上形成依次层叠的第一预备阻挡层、第二预备金属层以及第二预备阻挡层；去除部分所述第一预备阻挡层、部分所述第二预备金属层以及部分所述第二预备阻挡层，使得多个所述第一隔离结构以及所述第一隔离结构两侧的部分所述第一金属层的远离所述衬底的表面裸露，剩余的所述第一预备阻挡层形成多个间隔设置的所述第一阻挡层，剩余的所述第二预备金属层形成多个间隔设置的所述第二金属层，剩余的所述第二预备阻挡层形成多个间隔设置的所述第二阻挡层。

进一步地，去除所述第二阻挡层并在多个所述第一凹槽中形成一一对应的多个第二隔离结构，包括：在多个所述第一凹槽中以及各所述第一凹槽两侧的所述第二阻挡层的远离所述衬底的表面上形成第一介质层；去除部分所述第一介质层以及所述第二阻挡层，使得各所述第二金属层的远离所述衬底的表面裸露，多个所述第一凹槽中的所述第一介质层形成多个所述第二隔离结构。

进一步地，去除所述第二阻挡层并在多个所述第一凹槽中以及各所述第一凹槽两侧的所述第二阻挡层的远离所述衬底的表面上形成第一介质层之前，所述方法还包括：在所述第一凹槽的内壁以及所述第一凹槽两侧的所述第二阻挡层的远离所述衬底的表面上形成第二介质层。