[发明专利]一种高频时钟占空比校准电路

说明书

本发明请求保护一种高频时钟占空比校准电路，属于微电子技术领域。包括时钟占空比检测电路及时钟占空比调整电路。本发明采用时钟占空比检测电路及跨导运算放大器构成负反馈补偿电路技术使输入时钟占空比小于50％时输出时钟高电平时间小于低电平时间，调整电容C1～C2的电压，将电容的变化电压转为电流并调整PMOS管M18及NMOS管M25的漏极电流，进而校准时钟占空比；采用多支路占空比调整电路及由PMOS管M7～M8构成共模反馈等技术，使得输入时钟占空比小于50％时开关S1～S3逐个关断及开关S4～S6逐个开启，使得时钟信号的校准值达到输入时钟信号的偏移量，获得占空比为50％的输出时钟，从而实现一种高频时钟占空比校准电路。

技术领域

本发明属于微电子技术领域，具体涉及一种高频时钟占空比校准电路。

背景技术

高速模拟数字转换器(ADC)、高速串行链路收发器、时钟和数据恢复(CDR)电路等需要精确的、占空比为50％的时钟，同时随着通信系统及其应用系统的时钟速度的提高，时钟信号受到电路噪声和传输路径上的非理想性因数影响，导致时钟的占空比不匹配，从而严重影响系统的性能，因而对时钟占空比校准电路的性能的要求也越来越高。

图1为一种传统的时钟占空比校准电路结构，其基本思路是利用PMOS管M1与PMOS管M2的上拉电流来控制NMOS管M4漏极处信号的上升沿的延时及下降沿的延时，从而校准输入时钟信号占空比。同时，PMOS管M5与NMOS管M6构成的反相器以及PMOS管M7与NMOS管M8构成的反相器并对信号进行整形，且具有一定的驱动能力。通过优化PMOS管M1与PMOS管M2的沟道宽长比能在一定输入时钟占空比范围内进行校准，但时钟下降沿由输入对管决定且变化不大，且采用优化PMOS管M1与PMOS管M2的沟道宽长比的技术使得时钟信号频率受限，因而传统的时钟占空比校准电路具有校准范围窄、精度低等问题，使得传统的时钟占空比校准电路在高精度系统中的应用受到了很大的限制。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种高频时钟占空比校准电路。本发明的技术方案如下：

一种高频时钟占空比校准电路，其包括：时钟占空比检测电路及时钟占空比调整电路，其中，所述时钟占空比检测电路的信号输出端接所述时钟占空比调整电路的信号输入端，所述时钟占空比调整电路的信号输出端接所述时钟占空比检测电路的信号输入端，所述时钟占空比调整电路产生输出时钟信号，所述时钟占空比检测电路对所述时钟占空比调整电路的输出时钟信号进行校准；所述时钟占空比调整电路的输出时钟信号为所述时钟占空比检测电路中的PMOS管M10及PMOS管M11的栅极提供控制信号，使得所述时钟占空比检测电路中电容C1及电容C2获得相应的电压并为所述时钟占空比调整电路提供控制信号，进而控制输出时钟信号上升沿的延时及下降沿的延时，从而获得输出时钟信号。