[发明专利]一种高频时钟占空比校准电路

权利要求书

1.一种高频时钟占空比校准电路，其特征在于，包括：时钟占空比检测电路(1)及时钟占空比调整电路(2)，其中，所述时钟占空比检测电路(1)的信号输出端接所述时钟占空比调整电路(2)的信号输入端，所述时钟占空比调整电路(2)的信号输出端接所述时钟占空比检测电路(1)的信号输入端，所述时钟占空比调整电路(2)产生输出时钟信号，所述时钟占空比检测电路(1)对所述时钟占空比调整电路(2)的输出时钟信号进行校准；所述时钟占空比调整电路(2)的输出时钟信号为所述时钟占空比检测电路(1)中的PMOS管M10及PMOS管M11的栅极提供控制信号，使得所述时钟占空比检测电路(1)中电容C1及电容C2获得相应的电压并为所述时钟占空比调整电路(2)提供控制信号，进而控制输出时钟信号上升沿的延时及下降沿的延时，从而获得输出时钟信号。

2.根据权利要求1所述的一种高频时钟占空比校准电路，其特征在于，所述时钟占空比检测电路(1)包括：电流源Ibias、NMOS管M0、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、电容C1、电容C2以及单转互补信号电路STC，其中电流源Ibias的一端分别与PMOS管M1的源极、PMOS管M2的源极、PMOS管M7的源极、PMOS管M8的源极以及外部电源VDD相连，电流源Ibias的另一端分别与NMOS管M0的漏极、NMOS管M0的栅极以及NMOS管M5的栅极相连，NMOS管M0的源极分别与NMOS管M5的源极、NMOS管M6的源极、电容C1的一端、NMOS管M12的源极、NMOS管M13的源极、电容C2的一端以及外部地GND相连，PMOS管M1的栅极分别与PMOS管M2的栅极以及外部偏置VB相连，PMOS管M1的漏极与PMOS管M3的源极相连，PMOS管M3的栅极分别与PMOS管M3的漏极、PMOS管M4的栅极以及NMOS管M5的漏极相连，PMOS管M2的漏极与PMOS管M4的源极相连，PMOS管M4的漏极分别与NMOS管M6的漏极、NMOS管M6的栅极、PMOS管M9的栅极、NMOS管M12的栅极以及NMOS管M13的栅极相连，电容C1的另一端分别与PMOS管M7的栅极、PMOS管M10的漏极、NMOS管M12的漏极、逻辑电路logic的输入端H2以及跨导运算放大器Gm的反相输入端相连，电容C2的另一端分别与PMOS管M8的栅极、PMOS管M11的漏极、NMOS管M13的漏极、逻辑电路logic的输入端H1以及跨导运算放大器Gm的同相输入端相连，PMOS管M7的漏极分别与PMOS管M8的漏极以及PMOS管M9的源极相连，PMOS管M9的漏极分别与PMOS管M10的源极以及PMOS管M11的源极相连，PMOS管M10的栅极与单转互补信号电路STC的输出端CLK1n端相连，PMOS管M11的栅极与单转互补信号电路STC的输出端CLK1端相连。

3.根据权利要求2所述的一种高频时钟占空比校准电路，其特征在于，所述时钟占空比检测电路(1)中，NMOS管M12的沟道宽长比是NMOS管M6的α倍，NMOS管M13的沟道宽长比是NMOS管M6的α倍，使得从电容C1和电容C2上抽取电流的能力相同；PMOS管M10的栅极、PMOS管M11的栅极分别被单转互补信号电路STC的输出信号端CLK1n、输出信号端CLK1控制，进而控制电容C1与电容C2的充放电时间；PMOS管M7的栅极、PMOS管M8的栅极分别与PMOS管M10的漏极、PMOS管M11的漏极相连且构成共模反馈结构，有效地抑制电容C1以及电容C2的电压对充电电流的影响。