[发明专利]一种半导体器件的制造方法

说明书

本发明公开一种半导体器件的制造方法，涉及半导体技术领域，以在第一沟道区和第二沟道区的材质不同的情况下，降低CFET器件的制造难度。所述半导体器件的制造方法包括：在半导体基底上形成鳍状结构。鳍状结构包括依次设置的第一沟道形成部、牺牲隔离部和第二沟道形成部。沿鳍状结构的宽度方向，并在第一保护层的保护作用下，仅对第二沟道形成部包括的第一半导体层进行横向减薄处理，以在第二沟道形成部包括的第一半导体层的两侧形成凹口。在凹口内形成第二保护层。至少依次去除第一保护层、以及牺牲隔离部包括的第一半导体层。在第三保护层的保护作用下，仅去除牺牲隔离部包括的第二半导体层和第二沟道形成部包括的第二半导体层。并去除第二保护层。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制造方法。

背景技术

互补场效应晶体管器件(Complementary Field Effect Transistor，可缩写为CFET)包括垂直堆叠的NMOS(N-Metal-Oxide-Semiconductor，可缩写为N型金属-氧化物-半导体)晶体管和PMOS(P-Metal-Oxide-Semiconductor，可缩写为P型金属-氧化物-半导体)晶体管，以提高CMOS器件的集成密度。

但是，在上述NMOS晶体管和PMOS晶体管包括的沟道区的材质不同的情况下，采用现有的制造方法制造上述CFET器件的难度较大。

发明内容

本发明的目的在于提供一种半导体器件的制造方法，用于在第一沟道区和第二沟道区的材质不同的情况下，降低CFET器件的制造难度，提升CFET器件的良率。

为了实现上述目的，本发明提供了一种半导体器件的制造方法，该半导体器件的制造方法包括：

在半导体基底上形成鳍状结构。沿半导体基底的厚度方向，鳍状结构包括依次设置的第一沟道形成部、牺牲隔离部和第二沟道形成部。牺牲隔离部和第二沟道形成部均包括至少一层叠层，每层叠层包括第一半导体层、以及位于第一半导体层上的第二半导体层。第一沟道形成部包括至少一层第二半导体层。第二半导体层和第一半导体层的材质不同。

沿鳍状结构的宽度方向，并在第一保护层的保护作用下，仅对第二沟道形成部包括的第一半导体层进行横向减薄处理，以在第二沟道形成部包括的第一半导体层的两侧形成凹口。

在凹口内形成第二保护层。第一保护层和第一半导体层的材质均与第二保护层的材质不同。

至少依次去除第一保护层、以及牺牲隔离部包括的第一半导体层，以使得第一沟道形成部包括的第二半导体层形成第一晶体管包括的第一沟道区。

在第三保护层的保护作用下，仅去除牺牲隔离部包括的第二半导体层和第二沟道形成部包括的第二半导体层，以使得第二沟道形成部包括的第一半导体层形成第二晶体管包括的第二沟道区。并去除第二保护层，以使得第二沟道区和第一沟道区隔离开。第一晶体管和第二晶体管的导电类型不同。