[发明专利]一种具有P型栅的增强型MIS栅控功率器件

说明书

本发明属于功率半导体技术领域，涉及高压半导体器件，具体提供一种具有P型栅的增强型MIS栅控功率器件，用以克服现有Fin‑gate器件存在的如Fin宽度较窄、工艺难度高、阈值电压低等缺点。本发明在Fin‑gate结构的宽禁带或超宽禁带功率半导体器件中，首次采用P型宽禁带半导体区作为栅极导体，利用P型宽禁带半导体的功函数比金属高得多的特性，深度耗尽两个gate之间的半导体区，提高沟道区电子势垒，从而获得高阈值电压；并且，基于该结构，Fin的宽度能够比传统结构更宽，从而降低工艺难度，降低制作成本。最终，本发明具有P型栅的增强型MIS栅控功率器件具有阈值电压高、击穿电压高、Fin宽度大、制备工艺简单及成本低等优点。

技术领域

本发明属于功率半导体技术领域，涉及高压半导体器件，具体提供一种具有P型栅的增强型宽禁带或超宽禁带半导体功率器件。

背景技术

宽禁带以及超宽禁带半导体器件，其固有的物理性质使其非常适合高频、高功率等应用；增强型MIS栅控器件具有极低的栅漏电，并且在电力电子应用中可以省掉保护电路、提高系统可靠性等，所以一直是研究的重点。

然而，传统的增强型MIS器件需要P型基区实现反向阻断和提供沟道反型层。对于常见的SiC器件，P型基区制作已基本成熟，但是SiC的反型层电子迁移率较低，从而比导通电阻较高；对于GaN、Ga₂O₃、金刚石等宽禁带以及超宽禁带半导体，仍难以制作P型掺杂，或者P型掺杂浓度不可控，从而导致无法制作常规的反型沟道导电的MIS栅控器件。针对该问题，目前已有的一种方案是采用Fin-gate结构，该结构将两个栅之间的距离(Fin的宽度)制作的非常小，一般在100nm量级(否则阈值电压和击穿电压均非常低)，利用金属栅和半导体之间的功函数差将栅之间的半导体耗尽来实现增强型器件；然而受限于金属功函数，该类器件的阈值电压较低，难以适用于电力电子系统；并且，由于Fin的宽度在100nm量级，刻蚀难度高，金属开孔难度高，导致制作成本高。

发明内容

本发明的目的在于针对上述现有Fin-gate器件存在的如Fin宽度较窄、工艺难度高、阈值电压低的缺点，提供一种具有P型栅的增强型MIS栅控功率器件，具体为采用P型宽禁带半导体制作栅导体的Fin-gate宽禁带或超宽禁带功率半导体器件，具有阈值电压高、Fin宽度大、以及工艺简单等优点。

为实现上述目的，本发明采用的技术方案如下：

一种具有P型栅的增强型MIS栅控功率器件，包括：第一类半导体制作的N型重掺杂衬底1、第一类半导体制作的N型缓冲层2、第一类半导体制作的N型耐压层3、第一类半导体制作的N型重掺杂区4、栅介质层5、P型宽禁带半导体区6、源极金属电极7、第一类半导体制作的N型沟道区8、栅极金属电极9、漏极金属电极12；

其特征在于，所述漏极金属12电极设置于N型重掺杂衬底下，所述N型缓冲层2设置于N型重掺杂衬底上，所述N型耐压层3设置于N型缓冲层上，所述N型沟道区8设置于N型耐压层上，所述N型重掺杂源极区4设置于N型沟道区上，所述源极金属电极7设置于N型重掺杂源极区上；所述N型沟道区与N型重掺杂源极区中对称设置有两个深槽、且分别位于源极金属电极7两侧，所述栅介质层5设置于深槽的槽壁，所述P型宽禁带半导体区6填充于深槽内、且P型宽禁带半导体区上设置栅极金属电极9。

进一步的，所述深槽贯穿N型沟道区8，使栅介质层5下表面与N型耐压层3相接触。

更进一步的，所述具有P型栅的增强型MIS栅控功率器件还包括：两个P型半导体区10、以及设置于两个P型半导体区之间的第一类半导体制作的N型半导体区11，P型半导体区10与N型半导体区11设置于N型耐压层3中，P型半导体区10位于栅介质层5下、且与源极金属电极7电气连接。

再进一步的，N型半导体区11的掺杂浓度大于N型耐压层3；

进一步，所述P型半导体区10与第一类半导体为同一种材料。