[发明专利]具有竖直结构的存储器件和包括存储器件的存储系统

权利要求书

1.一种存储器件，包括：

第一下半导体层，设置在包括第一存储单元阵列的第一上半导体层的下方，所述第一下半导体层包括与所述第一存储单元阵列电连接的第一页缓冲器；以及

第二下半导体层，设置在第二上半导体层的下方，所述第二上半导体层包括第二存储单元阵列并在第一方向上与所述第一上半导体层相邻设置，所述第二下半导体层包括第二页缓冲器的第一部分，所述第二页缓冲器电连接到所述第二存储单元阵列并在所述第一方向上与所述第一下半导体层相邻设置，

其中，所述第一下半导体层还包括所述第二页缓冲器的第二部分，所述第二部分与所述第一部分不同。

2.根据权利要求1所述的存储器件，其中

所述第一下半导体层还包括：

第一页缓冲器驱动器，设置在所述第一页缓冲器与所述第二页缓冲器之间，并被配置为控制所述第一页缓冲器的高速缓存锁存器；以及

第二页缓冲器驱动器，设置在所述第一页缓冲器驱动器与所述第二页缓冲器之间，并被配置为控制所述第二页缓冲器的高速缓存锁存器。

3.根据权利要求2所述的存储器件，其中，所述第二页缓冲器包括在竖直方向上与所述第一上半导体层重叠的边缘高速缓存锁存器，并且所述边缘高速缓存锁存器包括多个高速缓存锁存器，所述多个高速缓存锁存器设置在所述第二页缓冲器的边缘处以与所述第二页缓冲器驱动器相邻。

4.根据权利要求3所述的存储器件，

其中，所述第二上半导体层还包括边缘通孔部分，所述边缘通孔部分设置在所述第二上半导体层的边缘处以与所述第一上半导体层相邻并包括穿过所述第二存储单元阵列以连接到所述第二页缓冲器的多个通孔，并且

其中，所述第二页缓冲器还包括边缘接触部分，所述边缘接触部分包括多个通孔接触部，所述多个通孔接触部设置为在竖直方向上与所述多个通孔重叠以连接到所述多个通孔。

5.根据权利要求4所述的存储器件，其中，所述第二页缓冲器还包括低电压电路，所述低电压电路包括被配置为基于低电压进行操作的至少一个晶体管，设置在所述边缘高速缓存锁存器与所述边缘接触部分之间，并且在竖直方向上与所述第一上半导体层重叠。

6.根据权利要求5所述的存储器件，其中，所述第二页缓冲器还包括高电压电路，所述高电压电路包括被配置为基于高电压进行操作的至少一个晶体管，设置在所述低电压电路与所述边缘接触部分之间，并且在竖直方向上与所述第一上半导体层重叠。

7.根据权利要求3所述的存储器件，其中，所述第一页缓冲器包括多个高速缓存锁存器，所述多个高速缓存锁存器在所述第一方向上设置在所述第一页缓冲器的中心。

8.根据权利要求1所述的存储器件，其中，所述第二页缓冲器包括：

多个高速缓存锁存器，在所述第一方向上设置在所述第二页缓冲器的中心并在竖直方向上与所述第二上半导体层重叠；以及

至少一个晶体管，被配置为基于低电压进行操作并在竖直方向上与所述第一上半导体层重叠。

9.根据权利要求1所述的存储器件，其中，所述第二下半导体层还包括内部外围电路，所述内部外围电路在所述第一方向上与所述第二页缓冲器相邻设置并包括被配置为控制所述第一存储单元阵列和所述第二存储单元阵列的电路。

10.根据权利要求9所述的存储器件，其中，所述内部外围电路包括电压发生器、纠错电路、调度器、命令解码器和地址解码器中的至少一个。