[发明专利]半导体结构的制备方法及半导体结构

说明书

本发明提供了一种半导体结构的制备方法及半导体结构，涉及半导体制备的技术领域，具有目标尺寸的氧化硅沟槽很容易通过对硅基底的设计及精细的工艺控制实现。与现有技术相比，本申请中并未直接对氧化硅结构进行直接加工；而是，通过氧化硅沟槽的尺寸反推导硅沟槽的尺寸，实现硅沟槽尺寸的精准控制，然后对硅沟槽进行氧化处理从而得到氧化硅沟槽，在上述的制备条件下，可以得到具有高深宽比,微小沟槽间隙和良好陡直度侧壁的氧化硅沟槽。

技术领域

本发明涉及半导体制备技术领域，尤其是涉及一种半导体结构的制备方法及半导体结构。

背景技术

具有高深宽比、透明的沟槽或柱状结构在MEMS器件特别是微型光学器件和微流体器件的制备方面有着广泛的应用。

目前通常使用的制备方式是在硅衬底上热生长或沉积二氧化硅，对二氧化硅直接进行刻蚀形成沟槽。

这种方法的缺点在于：很难制备出同时具有高深宽比,微小沟槽间隙，和良好陡直度侧壁的沟槽结构，从而使器件的性能大打折扣。

发明内容

本发明的目的在于提供一种半导体结构的制备方法及半导体结构，以缓解现有技术中很难制备出同时具有高深宽比,微小沟槽间隙和良好陡直度侧壁的沟槽结构的技术问题。

本发明实施例提供的一种半导体结构的制备方法，包括步骤：

S10.提供一硅基底和一衬底，将硅基底的底面与衬底进行连接；

S20.按照公式(1)、(2)、(3)和(4)，根据待制备的氧化硅沟槽的目标尺寸以及氧化形变率α得到待刻蚀的硅沟槽的初始尺寸；

其中，所述目标尺寸包括氧化硅沟槽的底面与衬底的上表面的距离D，氧化硅沟槽的宽度S和深度H，用于分离相邻两个氧化硅沟槽的氧化硅柱体的宽度L；所述S小于2微米，氧化硅柱体的宽深比(L/H)大于5；

其中，所述初始尺寸包括硅沟槽底面与硅基底的下表面之间的距离d，硅沟槽的宽度s，硅柱体的宽度l和高度h；

l＝L/α (1)

s＝(1-1/α)*L+S (2)

d＝D/α (3)

h＝H-(1-1/α)*L/2+D (4)

S30.对硅基底的上表面进行刻蚀，从而在硅基底的上表面形成具有初始尺寸的多个硅沟槽；

S40.在环境为温度为900℃-1100℃的条件下，对硅沟槽进行氧化处理1-15小时，从而获得具有目标尺寸的氧化硅沟槽。

进一步的，所述方法包括在步骤S30之前进行的，根据硅基底的厚度H₀和氧化硅沟槽的深度H，对硅基底的上表面进行研磨减薄处理，以使氧化硅沟槽的底面与衬底的上表面之间的距离D的取值范围为0-1微米。

进一步的，所述研磨减薄处理具体包括：

机械研磨。

进一步的，所述研磨减薄处理具体包括：

化学机械抛光。

进一步的，所述衬底为石英衬底。

进一步的，所述步骤S10中，硅基底的底面与石英衬底通过键合的方式连接。

进一步的，所述方法包括在步骤将硅基底的底面与衬底进行连接之前进行的步骤：

步骤S111.利用等离子激活和/或表面化学机械平整工艺分别对硅基底的底面和石英衬底进行处理。

进一步的，经过所述步骤S111后，硅基底的底面和石英衬底结合后二者之间的间距范围在1埃-9埃。