[发明专利]存储器控制电路单元、存储装置及时钟信号控制方法

说明书

本发明提供一种存储器控制电路单元、存储器存储装置及时钟信号控制方法。所述方法包括：通过存储器接口电路对易失性存储器模块执行存取操作；根据该存取操作的类型设定第一时钟信号的工作周期；以及将该第一时钟信号传送至该易失性存储器模块，以执行该存取操作。因此，可提高对易失性存储器模块的存取信号质量。

技术领域

本发明涉及一种存储器控制技术，尤其涉及一种存储器控制电路单元、存储器存储装置及时钟信号控制方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory,DRAM)等易失性存储器具有存取速度快及体积小等优势，故相当适于设置于可携式电子装置中，以作为数据的暂存媒体。此外，存储器控制器可用以控制并存取易失性存储器。

一般来说，存储器控制器用来与易失性存储器沟通的时钟信号的工作周期(dutycycle)是在存储器控制器出厂前就设定好的(例如为40％或50％等)，而不会针对不同的操作状态而进行动态调整。但是，实务上，使用固定的工作周期的时钟信号无法在对于易失性存储器的多种类型的存取操作(例如数据写入操作与数据读取操作)中皆取得最佳信号质量。

发明内容

本发明提供一种存储器控制电路单元、存储器存储装置及时钟信号控制方法，可提高对易失性存储器模块的存取信号质量。

本发明的范例实施例提供一种存储器控制电路单元，其用以控制易失性存储器模块，所述存储器控制电路单元包括存储器接口电路与存储器控制器。所述存储器接口电路用以连接至所述易失性存储器模块。所述存储器控制器连接至所述存储器接口电路。所述存储器控制器用以通过所述存储器接口电路对所述易失性存储器模块执行存取操作。所述存储器接口电路用以根据所述存取操作的类型设定第一时钟信号的工作周期。所述存储器接口电路更用以将所述第一时钟信号传送至所述易失性存储器模块，以执行所述存取操作。

在本发明的一范例实施例中，所述存储器接口电路根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：响应于所述存取操作为第一类存取操作，将所述第一时钟信号的所述工作周期设定为第一工作周期；以及响应于所述存取操作为第二类存取操作，将所述第一时钟信号的所述工作周期设定为第二工作周期，其中所述第一类存取操作不同于所述第二类存取操作，且所述第一工作周期不同于所述第二工作周期。

在本发明的一范例实施例中，所述第一类存取操作为数据读取操作，且所述第二类存取操作为数据写入操作。

在本发明的一范例实施例中，所述存储器接口电路更用以存储工作周期设定数据，并且响应于所述存取操作为所述第二类存取操作，将所述第一时钟信号的所述工作周期设定为所述第二工作周期的操作包括：响应于所述存取操作为所述第二类存取操作，根据所述工作周期设定数据将所述第一时钟信号的所述工作周期从所述第一工作周期切换为所述第二工作周期。

在本发明的一范例实施例中，在所述第二类存取操作完成后，所述存储器接口电路更用以将所述第一时钟信号的所述工作周期从所述第二工作周期回复为所述第一工作周期。

在本发明的一范例实施例中，所述存储器接口电路根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：响应于所述存取操作的所述类型改变，调整所述第一时钟信号的所述工作周期。

在本发明的一范例实施例中，所述存储器接口电路更用以将第二时钟信号传送至所述易失性存储器模块，且所述第二时钟信号的工作周期为预设值。

在本发明的一范例实施例中，所述存储器接口电路包括内部时钟产生器与第一时钟路径电路。所述第一时钟路径电路连接至所述存储器控制器、所述内部时钟产生器及所述易失性存储器模块。所述内部时钟产生器用以产生内部时钟信号。所述第一时钟路径电路用以根据所述内部时钟信号产生所述第一时钟信号。所述存储器控制器用以根据所述存取操作的所述类型产生致能信号。所述第一时钟路径电路更用以根据所述致能信号调整所述第一时钟信号的所述工作周期。